ଶକ୍ତି, ସେମିକଣ୍ଡକ୍ଟର ଉପକରଣଗୁଡ଼ିକ ଶିଳ୍ପ, ବ୍ୟବହାର, ସାମରିକ ଏବଂ ଅନ୍ୟାନ୍ୟ କ୍ଷେତ୍ରରେ ବହୁଳ ଭାବରେ ବ୍ୟବହୃତ ହୁଏ ଏବଂ ଏହାର ଉଚ୍ଚ ରଣନୀତିକ ସ୍ଥିତି ଅଛି |ଚାଲନ୍ତୁ ଏକ ଛବିରୁ ଶକ୍ତି ଉପକରଣଗୁଡ଼ିକର ସାମଗ୍ରିକ ଚିତ୍ରକୁ ଦେଖିବା:
ସର୍କିଟ ସିଗନାଲର ନିୟନ୍ତ୍ରଣର ଡିଗ୍ରୀ ଅନୁଯାୟୀ ପାୱାର ସେମିକଣ୍ଡକ୍ଟର ଉପକରଣଗୁଡ଼ିକୁ ପୂର୍ଣ୍ଣ ପ୍ରକାର, ଅର୍ଦ୍ଧ-ନିୟନ୍ତ୍ରିତ ପ୍ରକାର ଏବଂ ଅଣ-ନିୟନ୍ତ୍ରିତ ପ୍ରକାରରେ ବିଭକ୍ତ କରାଯାଇପାରେ |କିମ୍ବା ଡ୍ରାଇଭିଂ ସର୍କିଟ୍ର ସିଗ୍ନାଲ୍ ଗୁଣ ଅନୁଯାୟୀ ଏହାକୁ ଭୋଲଟେଜ୍ ଚାଳିତ ପ୍ରକାର, କରେଣ୍ଟ୍ ଚାଳିତ ପ୍ରକାର ଇତ୍ୟାଦିରେ ବିଭକ୍ତ କରାଯାଇପାରେ |
| ବର୍ଗୀକରଣ | ଟାଇପ୍ କରନ୍ତୁ | | ନିର୍ଦ୍ଦିଷ୍ଟ ଶକ୍ତି ସେମିକଣ୍ଡକ୍ଟର ଉପକରଣଗୁଡ଼ିକ | |
| ବ electrical ଦୁତିକ ସଙ୍କେତଗୁଡ଼ିକର ନିୟନ୍ତ୍ରଣତା | | ସେମି-ନିୟନ୍ତ୍ରିତ ପ୍ରକାର | | SCR |
| ପୂର୍ଣ୍ଣ ନିୟନ୍ତ୍ରଣ | | GTO 、 GTR ， MOSFET 、 IGBT | | |
| ଅନିୟନ୍ତ୍ରିତ | | ଶକ୍ତି ଡାୟୋଡ୍ | | |
| ଡ୍ରାଇଭିଂ ସିଗ୍ନାଲ୍ ଗୁଣ | | ଭୋଲଟେଜ୍ ଚାଳିତ ପ୍ରକାର | | IGBT 、 MOSFET 、 SITH | |
| ସାମ୍ପ୍ରତିକ ଚାଳିତ ପ୍ରକାର | | SCR 、 GTO 、 GTR | | |
| ପ୍ରଭାବଶାଳୀ ସଙ୍କେତ ତରଙ୍ଗଫର୍ମ | | ପଲ୍ସ ଟ୍ରିଗର ପ୍ରକାର | | SCR 、 GTO | |
| ବ Elect ଦ୍ୟୁତିକ ନିୟନ୍ତ୍ରଣ ପ୍ରକାର | | GTR OS MOSFET 、 IGBT | | |
| ଯେଉଁ ପରିସ୍ଥିତିରେ ସାମ୍ପ୍ରତିକ ବହନ କରୁଥିବା ଇଲେକ୍ଟ୍ରନ୍ ଅଂଶଗ୍ରହଣ କରନ୍ତି | | ଦ୍ୱିପାକ୍ଷିକ ଉପକରଣ | | ପାୱାର୍ ଡାୟୋଡ୍ 、 SCR 、 GTO 、 GTR 、 BSIT 、 BJT | |
| ୟୁନିପୋଲାର୍ ଡିଭାଇସ୍ | | MOSFET 、 SIT | |
| ଯ os ଗିକ ଉପକରଣ | | MCT, IGBT, SITH ଏବଂ IGCT | |
ବିଭିନ୍ନ ପାୱାର୍ ସେମିକଣ୍ଡକ୍ଟର ଉପକରଣଗୁଡ଼ିକର ଭିନ୍ନ ଗୁଣ ଅଛି ଯେପରିକି ଭୋଲଟେଜ୍, ସାମ୍ପ୍ରତିକ କ୍ଷମତା, ପ୍ରତିରୋଧ କ୍ଷମତା, ଏବଂ ଆକାର |ପ୍ରକୃତ ବ୍ୟବହାରରେ, ବିଭିନ୍ନ କ୍ଷେତ୍ର ଏବଂ ଆବଶ୍ୟକତା ଅନୁଯାୟୀ ଉପଯୁକ୍ତ ଉପକରଣଗୁଡ଼ିକୁ ଚୟନ କରିବା ଆବଶ୍ୟକ |
ସେମିକଣ୍ଡକ୍ଟର ଶିଳ୍ପ ଜନ୍ମରୁ ତିନି ପି generations ଼ିର ସାମଗ୍ରୀକ ପରିବର୍ତ୍ତନ ଦେଇ ଗତି କରିଛି |ଅଦ୍ୟାବଧି, ସି ଦ୍ୱାରା ପ୍ରତିନିଧିତ୍ first ହୋଇଥିବା ପ୍ରଥମ ସେମିକଣ୍ଡକ୍ଟର ସାମଗ୍ରୀ ମୁଖ୍ୟତ power ପାୱାର୍ ସେମିକଣ୍ଡକ୍ଟର ଉପକରଣ କ୍ଷେତ୍ରରେ ବ୍ୟବହୃତ ହୁଏ |
| ସେମିକଣ୍ଡକ୍ଟର ସାମଗ୍ରୀ | | ବ୍ୟାଣ୍ଡଗ୍ୟାପ୍ | (eV) | ତରଳିବା ପଏଣ୍ଟ (କେ) | ମୁଖ୍ୟ ପ୍ରୟୋଗ | | |
| ପ୍ରଥମ ପି generation ଼ିର ସେମିକଣ୍ଡକ୍ଟର ସାମଗ୍ରୀ | | Ge | 1.1 | 1221 | ଲୋ ଭୋଲଟେଜ୍, ଲୋ ଫ୍ରିକ୍ୱେନ୍ସି, ମଧ୍ୟମ ପାୱାର୍ ଟ୍ରାନଜିଷ୍ଟର୍, ଫୋଟୋଡେଟେକ୍ଟର୍ | |
| ୨ୟ ପି generation ଼ିର ସେମିକଣ୍ଡକ୍ଟର ସାମଗ୍ରୀ | | Si | 0.7 | 1687 | |
| ତୃତୀୟ ପି generation ିର ସେମିକଣ୍ଡକ୍ଟର ସାମଗ୍ରୀ | | GaAs | 1.4 | 1511 | ମାଇକ୍ରୋୱେଭ୍, ମିଲିମିଟର ତରଙ୍ଗ ଉପକରଣ, ଆଲୋକ ନିର୍ଗତ ଉପକରଣ | |
| SiC | 3.05 | 2826 | 1. ଉଚ୍ଚ-ତାପମାତ୍ରା, ଉଚ୍ଚ-ଫ୍ରିକ୍ୱେନ୍ସି, ବିକିରଣ-ପ୍ରତିରୋଧକ ଉଚ୍ଚ-ଶକ୍ତି ଉପକରଣ | 2. ନୀଳ, ଗ୍ରେଡ୍, ବାଇଗଣୀ ଆଲୋକ ନିର୍ଗତ ଡାୟୋଡ୍, ସେମିକଣ୍ଡକ୍ଟର ଲେଜର | | |
| GaN | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | 00 3800 | ||
| ZnO | 3.37 | 2248 | ||
ଅର୍ଦ୍ଧ-ନିୟନ୍ତ୍ରିତ ଏବଂ ସମ୍ପୂର୍ଣ୍ଣ ନିୟନ୍ତ୍ରିତ ଶକ୍ତି ଉପକରଣଗୁଡ଼ିକର ବ characteristics ଶିଷ୍ଟ୍ୟଗୁଡିକ ସଂକ୍ଷିପ୍ତ କରନ୍ତୁ:
| ଉପକରଣ ପ୍ରକାର | SCR | GTR | MOSFET | IGBT |
| ନିୟନ୍ତ୍ରଣ ପ୍ରକାର | | ପଲ୍ସ ଟ୍ରିଗର | | ସାମ୍ପ୍ରତିକ ନିୟନ୍ତ୍ରଣ | | ଭୋଲଟେଜ୍ ନିୟନ୍ତ୍ରଣ | ଚଳଚ୍ଚିତ୍ର କେନ୍ଦ୍ର |
| ସ୍ୱୟଂ ବନ୍ଦ | ଯାତାୟାତ ବନ୍ଦ | | ସ୍ୱୟଂ ବନ୍ଦ ଉପକରଣ | | ସ୍ୱୟଂ ବନ୍ଦ ଉପକରଣ | | ସ୍ୱୟଂ ବନ୍ଦ ଉପକରଣ | |
| କାର୍ଯ୍ୟ ଫ୍ରିକ୍ୱେନ୍ସି | ＜ 1khz | ＜ 30khz | 20khz-Mhz | ＜ 40khz |
| ଚାଳନା ଶକ୍ତି | | ଛୋଟ | ବଡ | ଛୋଟ | ଛୋଟ |
| କ୍ଷତି ପରିବର୍ତ୍ତନ | ବଡ | ବଡ | ବଡ | ବଡ |
| ଚାଳନା କ୍ଷତି | | ଛୋଟ | ଛୋଟ | ବଡ | ଛୋଟ |
| ଭୋଲଟେଜ୍ ଏବଂ ସାମ୍ପ୍ରତିକ ସ୍ତର | | 最大 | ବଡ | ସର୍ବନିମ୍ନ | ଅଧିକ |
| ସାଧାରଣ ପ୍ରୟୋଗଗୁଡ଼ିକ | | ମଧ୍ୟମ ଫ୍ରିକ୍ୱେନ୍ସି ଇନଡକ୍ସନ୍ ଗରମ | | UPS ଫ୍ରିକ୍ୱେନ୍ସି କନଭର୍ଟର | | ବିଦ୍ୟୁତ୍ ଯୋଗାଣ | UPS ଫ୍ରିକ୍ୱେନ୍ସି କନଭର୍ଟର | |
| ମୂଲ୍ୟ | ସର୍ବନିମ୍ନ | ନିମ୍ନ | ମଝିରେ | ସବୁଠାରୁ ମହଙ୍ଗା | |
| ଆଚରଣ ମୋଡ୍ୟୁଲେସନ୍ ପ୍ରଭାବ | ଅଛି | ଅଛି | କିଛି ନୁହେଁ | | ଅଛି |
MOSFETs ବିଷୟରେ ଜାଣିବା |
MOSFET ର ଉଚ୍ଚ ଇନପୁଟ୍ ପ୍ରତିରୋଧ, କମ୍ ଶବ୍ଦ ଏବଂ ଭଲ ତାପଜ ସ୍ଥିରତା ଅଛି;ଏହାର ଏକ ସରଳ ଉତ୍ପାଦନ ପ୍ରକ୍ରିୟା ଏବଂ ଶକ୍ତିଶାଳୀ ବିକିରଣ ଅଛି, ତେଣୁ ଏହା ସାଧାରଣତ am ଏମ୍ପ୍ଲିଫାୟର୍ ସର୍କିଟ୍ କିମ୍ବା ସୁଇଚ୍ ସର୍କିଟ୍ ରେ ବ୍ୟବହୃତ ହୁଏ |
|
(2) ବିଭିନ୍ନ ପ୍ରକ୍ରିୟା ଅନୁଯାୟୀ, ଏହାକୁ ଟ୍ରେଞ୍ଚମୋସରେ ବିଭକ୍ତ କରାଯାଇଛି: ଟ୍ରେଞ୍ଚ MOSFET, ମୁଖ୍ୟତ 100 100V ମଧ୍ୟରେ ଲୋ ଭୋଲଟେଜ୍ କ୍ଷେତ୍ରରେ |SGT (ସ୍ପ୍ଲିଟ୍ ଗେଟ୍) MOSFET: ବିଭାଜିତ ଗେଟ୍ MOSFET, ମୁଖ୍ୟତ 200 200V ମଧ୍ୟରେ ମଧ୍ୟମ ଏବଂ ନିମ୍ନ ଭୋଲଟେଜ୍ କ୍ଷେତ୍ରରେ |SJ MOSFET: ସୁପର ଜଙ୍କସନ୍ MOSFET, ମୁଖ୍ୟତ the ହାଇ ଭୋଲଟେଜ୍ ଫିଲ୍ଡରେ 600-800V;
ଏକ ସୁଇଚ୍ ବିଦ୍ୟୁତ୍ ଯୋଗାଣରେ, ଯେପରିକି ଓପନ୍-ଡ୍ରେନ୍ ସର୍କିଟ୍, ଡ୍ରେନ୍ ଲୋଡ୍ ଅକ୍ଷୁର୍ଣ୍ଣ ସହିତ ସଂଯୁକ୍ତ, ଯାହାକୁ ଏକ ଖୋଲା ଡ୍ରେନ୍ କୁହାଯାଏ |ଏକ ଓପନ୍-ଡ୍ରେନ୍ ସର୍କିଟ୍ରେ, ଲୋଡ୍ କେତେ ଉଚ୍ଚ ଭୋଲ୍ଟେଜ୍ ସଂଯୁକ୍ତ ହେଲେ ମଧ୍ୟ ଲୋଡ୍ କରେଣ୍ଟ ଟର୍ନ୍ ଅନ୍ ଏବଂ ଅଫ୍ ହୋଇପାରିବ |ଏହା ଏକ ଆଦର୍ଶ ଆନାଗଲ୍ ସୁଇଚ୍ ଡିଭାଇସ୍ |ଏହା ହେଉଛି ଏକ ସୁଇଚ୍ ଡିଭାଇସ୍ ଭାବରେ MOSFET ର ନୀତି |
ବଜାର ଅଂଶ ଦୃଷ୍ଟିରୁ, MOSFET ଗୁଡିକ ପ୍ରାୟ ସମସ୍ତ ପ୍ରମୁଖ ଆନ୍ତର୍ଜାତୀୟ ଉତ୍ପାଦକଙ୍କ ହାତରେ ଏକାଗ୍ର |ସେଥିମଧ୍ୟରୁ ଇନଫାଇନ୍ 2015 ରେ ଆଇଆର (ଆମେରିକୀୟ ଇଣ୍ଟରନ୍ୟାସନାଲ ରେକ୍ଟିଫାୟର କମ୍ପାନୀ) ହାସଲ କରି ଇଣ୍ଡଷ୍ଟ୍ରିର ଅଗ୍ରଣୀ ହେଲେ |ON ସେମିକଣ୍ଡକ୍ଟର ମଧ୍ୟ ସେପ୍ଟେମ୍ବର 2016 ରେ ଫେୟାରଚିଲ୍ଡ ସେମିକଣ୍ଡକ୍ଟର ଅଧିଗ୍ରହଣ ସମାପ୍ତ କରିଥିଲା। ବଜାର ଅଂଶ ଦ୍ୱିତୀୟ ସ୍ଥାନକୁ ଲମ୍ଫ ଦେଇଥିଲା, ଏବଂ ପରେ ବିକ୍ରୟ ମାନ୍ୟତା ରେନେସା, ତୋଷିବା, ଆଇଡବ୍ଲୁସି, ଏସଟି, ବିଶା, ଅନି, ମାଗନା ଇତ୍ୟାଦି;
ମେନ୍ଷ୍ଟ୍ରିମ୍ MOSFET ବ୍ରାଣ୍ଡଗୁଡିକ ଅନେକ କ୍ରମରେ ବିଭକ୍ତ: ଆମେରିକୀୟ, ଜାପାନିଜ୍ ଏବଂ କୋରିଆନ୍ |
ଆମେରିକୀୟ ସିରିଜ୍: ଇନଫିନନ୍, ଆଇଆର, ଫେୟାରଚିଲ୍ଡ, ଅନ୍ ସେମିକଣ୍ଡକ୍ଟର, ST, TI, PI, AOS, ଇତ୍ୟାଦି;
ଜାପାନିଜ: ତୋଷିବା, ରେନେସା, ROHM, ଇତ୍ୟାଦି;
କୋରିଆନ୍ ସିରିଜ୍: ମାଗନା, KEC, AUK, ମୋରିନା ହିରୋସି, ଶିନ୍ନ୍, KIA |
MOSFET ପ୍ୟାକେଜ୍ ବର୍ଗଗୁଡିକ |
PCB ବୋର୍ଡରେ ଏହା କିପରି ସଂସ୍ଥାପିତ ହୋଇଛି, ସେଠାରେ ଦୁଇଟି ମୁଖ୍ୟ ପ୍ରକାରର MOSFET ପ୍ୟାକେଜ୍ ଅଛି: ପ୍ଲଗ୍ ଇନ୍ (ହୋଲ୍ ମାଧ୍ୟମରେ) ଏବଂ ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ (ସର୍ଫେସ୍ ମାଉଣ୍ଟ) |
ପ୍ଲଗ୍-ଇନ୍ ପ୍ରକାରର ଅର୍ଥ ହେଉଛି MOSFET ର ପିନଗୁଡିକ PCB ବୋର୍ଡର ମାଉଣ୍ଟିଂ ଛିଦ୍ର ଦେଇ ଯାଇ PCB ବୋର୍ଡରେ ୱେଲ୍ଡ କରାଯାଏ |ସାଧାରଣ ପ୍ଲଗ୍ ଇନ୍ ପ୍ୟାକେଜ୍ ଗୁଡିକ ଅନ୍ତର୍ଭୁକ୍ତ: ଡୁଆଲ୍ ଇନ୍ ଲାଇନ୍ ପ୍ୟାକେଜ୍ (DIP), ଟ୍ରାନଜିଷ୍ଟର ଆଉଟଲାଇନ୍ ପ୍ୟାକେଜ୍ (TO), ଏବଂ ପିନ୍ ଗ୍ରୀଡ୍ ଆରେ ପ୍ୟାକେଜ୍ (PGA) |
ପ୍ଲଗ୍-ଇନ୍ ପ୍ୟାକେଜିଂ |
ସର୍ଫେସ୍ ମାଉଣ୍ଟିଂ ହେଉଛି ଯେଉଁଠାରେ MOSFET ପିନ ଏବଂ ଉତ୍ତାପ ବିସ୍ତାର ଫ୍ଲେଞ୍ଜ୍ PCB ବୋର୍ଡ ପୃଷ୍ଠରେ ଥିବା ପ୍ୟାଡରେ eld ାଲାଯାଇଥାଏ |ସାଧାରଣ ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ ପ୍ୟାକେଜଗୁଡ଼ିକ ଅନ୍ତର୍ଭୁକ୍ତ: ଟ୍ରାନଜିଷ୍ଟର ବାହ୍ୟରେଖା (D-PAK), ଛୋଟ ବାହ୍ୟରେଖା ଟ୍ରାନଜିଷ୍ଟର (SOT), ଛୋଟ ବାହ୍ୟରେଖା ପ୍ୟାକେଜ୍ (SOP), କ୍ୱାଡ୍ ଫ୍ଲାଟ ପ୍ୟାକେଜ୍ (QFP), ପ୍ଲାଷ୍ଟିକ୍ ଲିଡ୍ ଚିପ୍ ବାହକ (PLCC) ଇତ୍ୟାଦି |
ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ ପ୍ୟାକେଜ୍ |
ଟେକ୍ନୋଲୋଜିର ବିକାଶ ସହିତ, PCB ବୋର୍ଡ ଯେପରିକି ମଦରବୋର୍ଡ ଏବଂ ଗ୍ରାଫିକ୍ସ କାର୍ଡ ବର୍ତ୍ତମାନ କମ୍ ଏବଂ ପ୍ରତ୍ୟକ୍ଷ ପ୍ଲଗ୍-ଇନ୍ ପ୍ୟାକେଜିଂ ବ୍ୟବହାର କରେ ଏବଂ ଅଧିକ ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ ପ୍ୟାକେଜିଂ ବ୍ୟବହୃତ ହୁଏ |
1. ଡୁଆଲ୍ ଇନ୍ ଲାଇନ୍ ପ୍ୟାକେଜ୍ (DIP)
DIP ପ୍ୟାକେଜରେ ଦୁଇଟି ଧାଡି ପିନ ଅଛି ଏବଂ ଏକ DIP ସଂରଚନା ସହିତ ଏକ ଚିପ୍ ସକେଟରେ ଭର୍ତ୍ତି କରାଯିବା ଆବଶ୍ୟକ |ଏହାର ଡେରିଭେସନ୍ ପଦ୍ଧତି ହେଉଛି SDIP (ସଙ୍କୋଚନ DIP), ଯାହା ଏକ ସଙ୍କୋଚିତ ଡବଲ୍-ଇନ୍-ଲାଇନ୍ ପ୍ୟାକେଜ୍ |ପିନ୍ ସାନ୍ଧ୍ରତା DIP ତୁଳନାରେ 6 ଗୁଣ ଅଧିକ |
DIP ପ୍ୟାକେଜିଂ ସଂରଚନା ଫର୍ମଗୁଡିକ ଅନ୍ତର୍ଭୁକ୍ତ କରେ: ମଲ୍ଟି-ଲେୟାର ସେରାମିକ୍ ଡୁଆଲ୍-ଇନ୍-ଲାଇନ୍ DIP, ସିଙ୍ଗଲ୍ ଲେୟାର୍ ସେରାମିକ୍ ଡୁଆଲ୍-ଇନ୍-ଲାଇନ୍ DIP, ଲିଡ୍ ଫ୍ରେମ୍ DIP (ଗ୍ଲାସ୍-ସିରାମିକ୍ ସିଲ୍ ପ୍ରକାର, ପ୍ଲାଷ୍ଟିକ୍ ଏନକାପସୁଲେସନ୍ structure ାଞ୍ଚା ପ୍ରକାର, ସେରାମିକ୍ ଲୋ-ତରଳ ଗ୍ଲାସ୍ ଏନକାପସୁଲେସନ୍ ଅନ୍ତର୍ଭୁକ୍ତ କରେ | ପ୍ରକାର) ଇତ୍ୟାଦି DIP ପ୍ୟାକେଜିଙ୍ଗର ବ istic ଶିଷ୍ଟ୍ୟ ହେଉଛି ଏହା PCB ବୋର୍ଡର ହୋଲ୍ ୱେଲ୍ଡିଂକୁ ସହଜରେ ଅନୁଭବ କରିପାରିବ ଏବଂ ମଦରବୋର୍ଡ ସହିତ ଭଲ ସୁସଙ୍ଗତତା ଅଛି |
ଅବଶ୍ୟ, ଏହାର ପ୍ୟାକେଜିଂ କ୍ଷେତ୍ର ଏବଂ ଘନତା ଅପେକ୍ଷାକୃତ ବଡ଼, ଏବଂ ପ୍ଲଗିଂ ଏବଂ ଅନ୍-ପ୍ଲଗିଂ ପ୍ରକ୍ରିୟା ସମୟରେ ପିନଗୁଡିକ ସହଜରେ ନଷ୍ଟ ହୋଇଯାଏ, ନିର୍ଭରଯୋଗ୍ୟତା ଖରାପ |ଏଥି ସହିତ, ପ୍ରକ୍ରିୟାର ପ୍ରଭାବ ହେତୁ ସାଧାରଣତ pin ପିନ ସଂଖ୍ୟା 100 ରୁ ଅଧିକ ହୁଏ ନାହିଁ। ତେଣୁ, ବ electronic ଦ୍ୟୁତିକ ଶିଳ୍ପର ଏକୀକରଣ ପ୍ରକ୍ରିୟାରେ, DIP ପ୍ୟାକେଜିଂ ଧୀରେ ଧୀରେ ଇତିହାସର ପର୍ଯ୍ୟାୟରୁ ଦୂରେଇ ଯାଇଛି |
2. ଟ୍ରାନଜିଷ୍ଟର ଆଉଟଲାଇନ୍ ପ୍ୟାକେଜ୍ (TO)
ପ୍ରାରମ୍ଭିକ ପ୍ୟାକେଜିଂ ନିର୍ଦ୍ଦିଷ୍ଟତା, ଯେପରିକି TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, ଇତ୍ୟାଦି ସବୁ ପ୍ଲଗ୍-ଇନ୍ ପ୍ୟାକେଜିଂ ଡିଜାଇନ୍ |
TO-3P / 247: ମଧ୍ୟମ-ଉଚ୍ଚ ଭୋଲଟେଜ୍ ଏବଂ ହାଇ-କରେଣ୍ଟ୍ MOSFET ପାଇଁ ଏହା ସାଧାରଣତ used ବ୍ୟବହୃତ ପ୍ୟାକେଜିଂ ଫର୍ମ |ଉତ୍ପାଦରେ ଉଚ୍ଚ ପ୍ରତିରୋଧକ ଭୋଲଟେଜ୍ ଏବଂ ଶକ୍ତିଶାଳୀ ବ୍ରେକଡାଉନ୍ ପ୍ରତିରୋଧର ଗୁଣ ରହିଛି |
TO-220 / 220F: TO-220F ହେଉଛି ଏକ ସମ୍ପୂର୍ଣ୍ଣ ପ୍ଲାଷ୍ଟିକ୍ ପ୍ୟାକେଜ୍, ଏବଂ ଏହାକୁ ଏକ ରେଡିଏଟରରେ ସ୍ଥାପନ କରିବା ସମୟରେ ଏକ ଇନସୁଲେଟିଂ ପ୍ୟାଡ୍ ଯୋଡିବାର ଆବଶ୍ୟକତା ନାହିଁ |TO-220 ମଧ୍ୟମ ପିନ୍ ସହିତ ସଂଯୁକ୍ତ ଏକ ଧାତୁ ସିଟ୍ ଅଛି, ଏବଂ ରେଡିଏଟର ସଂସ୍ଥାପନ କରିବା ସମୟରେ ଏକ ଇନସୁଲେଟିଂ ପ୍ୟାଡ୍ ଆବଶ୍ୟକ |ଏହି ଦୁଇଟି ପ୍ୟାକେଜ୍ ଶ yles ଳୀର MOSFET ଗୁଡ଼ିକର ସମାନ ଦୃଶ୍ୟମାନ ଅଛି ଏବଂ ଅଦଳବଦଳ ଭାବରେ ବ୍ୟବହାର କରାଯାଇପାରିବ |
TO-251: ଏହି ପ୍ୟାକେଜ୍ ଉତ୍ପାଦ ମୁଖ୍ୟତ costs ଖର୍ଚ୍ଚ ହ୍ରାସ କରିବା ଏବଂ ଉତ୍ପାଦର ଆକାର ହ୍ରାସ କରିବା ପାଇଁ ବ୍ୟବହୃତ ହୁଏ |ଏହା ମୁଖ୍ୟତ medium ମଧ୍ୟମ ଭୋଲଟେଜ୍ ଏବଂ 60A ତଳେ ଉଚ୍ଚ କରେଣ୍ଟ ଏବଂ 7N ତଳେ ହାଇ ଭୋଲଟେଜ୍ ଥିବା ପରିବେଶରେ ବ୍ୟବହୃତ ହୁଏ |
TO-92: ଖର୍ଚ୍ଚ ହ୍ରାସ କରିବା ପାଇଁ ଏହି ପ୍ୟାକେଜ୍ କେବଳ ଲୋ-ଭୋଲଟେଜ୍ MOSFET (କରେଣ୍ଟ୍ 10A ତଳେ, 60V ତଳେ ଭୋଲଟେଜ୍ ପ୍ରତିରୋଧ) ଏବଂ ହାଇ-ଭୋଲଟେଜ୍ 1N60 / 65 ପାଇଁ ବ୍ୟବହୃତ ହୁଏ |
ସାମ୍ପ୍ରତିକ ବର୍ଷଗୁଡିକରେ, ପ୍ଲଗ୍-ଇନ୍ ପ୍ୟାକେଜିଂ ପ୍ରକ୍ରିୟାର ଅଧିକ ୱେଲଡିଂ ମୂଲ୍ୟ ଏବଂ ପ୍ୟାଚ୍ ପ୍ରକାର ଉତ୍ପାଦଗୁଡିକରେ କମ୍ ଉତ୍ତାପ ବିସ୍ତାର ହେତୁ, ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ ବଜାରରେ ଚାହିଦା ବ continued ିବାରେ ଲାଗିଛି, ଯାହା TO ପ୍ୟାକେଜିଂର ବିକାଶ ମଧ୍ୟ କରିପାରିଛି | ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ ପ୍ୟାକେଜିଂରେ |
TO-252 (D-PAK ମଧ୍ୟ କୁହାଯାଏ) ଏବଂ TO-263 (D2PAK) ଉଭୟ ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ ପ୍ୟାକେଜ୍ |
ଉତ୍ପାଦ ଦୃଶ୍ୟକୁ ପ୍ୟାକେଜ୍ କରିବାକୁ |
TO252 / D-PAK ହେଉଛି ଏକ ପ୍ଲାଷ୍ଟିକ୍ ଚିପ୍ ପ୍ୟାକେଜ୍, ଯାହା ସାଧାରଣତ power ପାୱାର୍ ଟ୍ରାନଜିଷ୍ଟର ଏବଂ ଭୋଲଟେଜ୍ ସ୍ଥିରକାରୀ ଚିପ୍ସ ପ୍ୟାକେଜ୍ ପାଇଁ ବ୍ୟବହୃତ ହୁଏ |ଏହା ବର୍ତ୍ତମାନର ମୁଖ୍ୟ ସ୍ରୋତ ପ୍ୟାକେଜ୍ ମଧ୍ୟରୁ ଗୋଟିଏ |ଏହି ପ୍ୟାକେଜିଂ ପଦ୍ଧତି ବ୍ୟବହାର କରି MOSFET ରେ ତିନୋଟି ଇଲେକ୍ଟ୍ରୋଡ୍, ଗେଟ୍ (G), ଡ୍ରେନ୍ (D), ଏବଂ ଉତ୍ସ (S) ଅଛି |ଡ୍ରେନ୍ (D) ପିନ୍ କାଟି ଦିଆଯାଏ ନାହିଁ |ଏହା ପରିବର୍ତ୍ତେ, ପିଠିରେ ଥିବା ଉତ୍ତାପ ସିଙ୍କ୍ ଡ୍ରେନ୍ (D) ଭାବରେ ବ୍ୟବହୃତ ହୁଏ, ଯାହା ସିଧାସଳଖ PCB ରେ eld ାଲାଯାଇଥାଏ |ଗୋଟିଏ ପଟେ ଏହା ବଡ଼ ସ୍ରୋତ ଉତ୍ପାଦନ ପାଇଁ ବ୍ୟବହୃତ ହୁଏ ଏବଂ ଅନ୍ୟ ପଟେ ଏହା PCB ମାଧ୍ୟମରେ ଉତ୍ତାପ ବିସ୍ତାର କରିଥାଏ |ତେଣୁ, PCB ରେ ତିନୋଟି D-PAK ପ୍ୟାଡ୍ ଅଛି, ଏବଂ ଡ୍ରେନ୍ (D) ପ୍ୟାଡ୍ ବଡ଼ ଅଟେ |ଏହାର ପ୍ୟାକେଜିଂ ନିର୍ଦ୍ଦିଷ୍ଟତା ନିମ୍ନଲିଖିତ ଅଟେ:
TO-252 / D-PAK ପ୍ୟାକେଜ୍ ଆକାର ନିର୍ଦ୍ଦିଷ୍ଟତା |
TO-263 ହେଉଛି TO-220 ର ଏକ ପ୍ରକାର |ଏହା ମୁଖ୍ୟତ production ଉତ୍ପାଦନ ଦକ୍ଷତା ଏବଂ ଉତ୍ତାପ ବିସ୍ତାରରେ ଉନ୍ନତି ଆଣିବା ପାଇଁ ଡିଜାଇନ୍ କରାଯାଇଛି |ଏହା ଅତ୍ୟଧିକ ଉଚ୍ଚ କରେଣ୍ଟ ଏବଂ ଭୋଲଟେଜକୁ ସମର୍ଥନ କରେ |150A ତଳେ ଏବଂ 30V ରୁ ଅଧିକ ମଧ୍ୟମ-ଭୋଲଟେଜ୍ ହାଇ-କରେଣ୍ଟ୍ MOSFET ରେ ଏହା ଅଧିକ ସାଧାରଣ |D2PAK (TO-263AB) ସହିତ, ଏଥିରେ TO263-2, TO263-3, TO263-5, TO263-7 ଏବଂ ଅନ୍ୟାନ୍ୟ ଶ yles ଳୀ ମଧ୍ୟ ଅନ୍ତର୍ଭୂକ୍ତ ହୋଇଛି, ଯାହା TO-263 ଅଧୀନ ଅଟେ, ମୁଖ୍ୟତ the ବିଭିନ୍ନ ସଂଖ୍ୟା ଏବଂ ଦୂରତା କାରଣରୁ | ।
TO-263 / D2PAK ପ୍ୟାକେଜ୍ ଆକାର ନିର୍ଦ୍ଦିଷ୍ଟକରଣ |s
3. ପିନ୍ ଗ୍ରୀଡ୍ ଆରେ ପ୍ୟାକେଜ୍ (PGA)
PGA (ପିନ୍ ଗ୍ରୀଡ୍ ଆରେ ପ୍ୟାକେଜ୍) ଚିପ୍ ଭିତରେ ଏବଂ ବାହାରେ ଏକାଧିକ ବର୍ଗ ଆରେ ପିନ ଅଛି |ପ୍ରତ୍ୟେକ ବର୍ଗ ଆରେ ପିନ୍ ଚିପ୍ ଚାରିପାଖରେ ଏକ ନିର୍ଦ୍ଦିଷ୍ଟ ଦୂରତାରେ ସଜ୍ଜିତ |ପିନ ସଂଖ୍ୟା ଉପରେ ନିର୍ଭର କରି ଏହା 2 ରୁ 5 ସର୍କଲରେ ଗଠିତ ହୋଇପାରେ |ସଂସ୍ଥାପନ ସମୟରେ, କେବଳ ଚିପକୁ ସ୍ୱତନ୍ତ୍ର PGA ସକେଟରେ ଭର୍ତ୍ତି କରନ୍ତୁ |ଏଥିରେ ସହଜ ପ୍ଲଗିଂ ଏବଂ ଅନ୍-ପ୍ଲଗିଂ ଏବଂ ଉଚ୍ଚ ନିର୍ଭରଯୋଗ୍ୟତାର ସୁବିଧା ଅଛି, ଏବଂ ଉଚ୍ଚ ଫ୍ରିକ୍ୱେନ୍ସି ସହିତ ଖାପ ଖାଇପାରେ |
PGA ପ୍ୟାକେଜ୍ ଶ style ଳୀ |
ଏହାର ଅଧିକାଂଶ ଚିପ୍ ସବଷ୍ଟ୍ରେଟ୍ ସିରାମିକ୍ ସାମଗ୍ରୀରେ ନିର୍ମିତ ଏବଂ କେତେକ ସବଷ୍ଟ୍ରେଟ୍ ଭାବରେ ସ୍ୱତନ୍ତ୍ର ପ୍ଲାଷ୍ଟିକ୍ ରଜନୀ ବ୍ୟବହାର କରନ୍ତି |ଟେକ୍ନୋଲୋଜି ଦୃଷ୍ଟିରୁ, ପିନ୍ ସେଣ୍ଟରର ଦୂରତା ସାଧାରଣତ 2.5 2.54 ମିମି, ଏବଂ ପିନ ସଂଖ୍ୟା 64 ରୁ 447 ମଧ୍ୟରେ ରହିଥାଏ | ଏହି ପ୍ରକାର ପ୍ୟାକେଜିଙ୍ଗର ଗୁଣ ହେଉଛି ଯେ ପ୍ୟାକେଜିଂ କ୍ଷେତ୍ର (ଭଲ୍ୟୁମ୍) ଯେତେ ଛୋଟ, ଶକ୍ତି ବ୍ୟବହାର (କାର୍ଯ୍ୟଦକ୍ଷତା) କମ୍ ହେବ | ) ଏହା ସହ୍ୟ କରିପାରେ, ଏବଂ ବିପରୀତରେ |ଚିପ୍ସର ଏହି ପ୍ୟାକେଜିଂ ଶ style ଳୀ ପ୍ରାରମ୍ଭ ଦିନରେ ଅଧିକ ସାଧାରଣ ଥିଲା, ଏବଂ ଅଧିକାଂଶ ସମୟରେ CPU ପରି ଉଚ୍ଚ ଶକ୍ତି ବ୍ୟବହାର ସାମଗ୍ରୀ ପ୍ୟାକେଜ୍ ପାଇଁ ବ୍ୟବହୃତ ହେଉଥିଲା |ଉଦାହରଣ ସ୍ୱରୂପ, ଇଣ୍ଟେଲର 80486 ଏବଂ ପେଣ୍ଟିୟମ୍ ସମସ୍ତେ ଏହି ପ୍ୟାକେଜିଂ ଶ style ଳୀ ବ୍ୟବହାର କରନ୍ତି;ଏହା MOSFET ନିର୍ମାତା ଦ୍ୱାରା ବ୍ୟାପକ ଭାବରେ ଗ୍ରହଣୀୟ ନୁହେଁ |
4. ଛୋଟ ବାହ୍ୟରେଖା ଟ୍ରାନଜିଷ୍ଟର ପ୍ୟାକେଜ୍ (SOT)
SOT (ଛୋଟ ଆଉଟ୍ ଲାଇନ୍ ଟ୍ରାନଜିଷ୍ଟର) ହେଉଛି ଏକ ପ୍ୟାଚ୍ ପ୍ରକାର କ୍ଷୁଦ୍ର ଶକ୍ତି ଟ୍ରାନଜିଷ୍ଟର ପ୍ୟାକେଜ୍, ମୁଖ୍ୟତ S SOT23, SOT89, SOT143, SOT25 (ଅର୍ଥାତ୍ SOT23-5) ଇତ୍ୟାଦି SOT323, SOT363 / SOT26 (ଅର୍ଥାତ୍ SOT23-6) ଏବଂ ଅନ୍ୟାନ୍ୟ ପ୍ରକାରଗୁଡ଼ିକ ହେଉଛି | ପ୍ରାପ୍ତ, ଯାହା TO ପ୍ୟାକେଜ୍ ଅପେକ୍ଷା ଆକାରରେ ଛୋଟ |
SOT ପ୍ୟାକେଜ୍ ପ୍ରକାର |
SOT23 ହେଉଛି ସାଧାରଣତ used ବ୍ୟବହୃତ ଟ୍ରାନଜିଷ୍ଟର ପ୍ୟାକେଜ୍ ଯାହା ତିନୋଟି ୱିଙ୍ଗ୍ ଆକୃତିର ପିନ ସହିତ ସଂଗ୍ରହକାରୀ, ଏମିଟର ଏବଂ ବେସ୍, ଯାହା ଉପାଦାନର ଲମ୍ side ା ପାର୍ଶ୍ୱରେ ତାଲିକାଭୁକ୍ତ |ସେଥିମଧ୍ୟରୁ ଏମିଟର ଏବଂ ଆଧାର ସମାନ ପାର୍ଶ୍ୱରେ ଅଛି |କମ୍ ପାୱାର୍ ଟ୍ରାନଜିଷ୍ଟର, ଫିଲ୍ଡ ଇଫେକ୍ଟ ଟ୍ରାନଜିଷ୍ଟର ଏବଂ ରେଜିଷ୍ଟର ନେଟୱାର୍କ ସହିତ କମ୍ପୋଜିଟ୍ ଟ୍ରାନଜିଷ୍ଟରରେ ସେଗୁଡ଼ିକ ସାଧାରଣ |ସେମାନଙ୍କର ଭଲ ଶକ୍ତି ଅଛି କିନ୍ତୁ ଖରାପ ବିକ୍ରୟ ଯୋଗ୍ୟତା |ଦୃଶ୍ୟଟି ନିମ୍ନରେ ଚିତ୍ର (କ) ରେ ଦର୍ଶାଯାଇଛି |
ଟ୍ରାନଜିଷ୍ଟରର ଗୋଟିଏ ପାର୍ଶ୍ୱରେ SOT89 ର ତିନୋଟି କ୍ଷୁଦ୍ର ପିନ ଅଛି |ଅନ୍ୟ ପାର୍ଶ୍ୱ ହେଉଛି ଉତ୍ତାପ ବିସ୍ତାର କ୍ଷମତା ବ to ାଇବା ପାଇଁ ଆଧାର ସହିତ ସଂଯୁକ୍ତ ଏକ ଧାତୁ ଉତ୍ତାପ ସିଙ୍କ |ଏହା ସିଲିକନ୍ ପାୱାର୍ ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ ଟ୍ରାନଜିଷ୍ଟରରେ ସାଧାରଣ ଏବଂ ଉଚ୍ଚ ଶକ୍ତି ପ୍ରୟୋଗ ପାଇଁ ଉପଯୁକ୍ତ |ଦୃଶ୍ୟଟି ନିମ୍ନରେ ଚିତ୍ର (ଖ) ରେ ଦର୍ଶାଯାଇଛି |
SOT143 ର ଚାରୋଟି କ୍ଷୁଦ୍ର ଡେଣା ଆକୃତିର ପିନ ଅଛି, ଯାହା ଉଭୟ ପାର୍ଶ୍ୱରୁ ବାହାରକୁ ଯାଇଥାଏ |ପିନର ବିସ୍ତୃତ ଶେଷ ହେଉଛି ସଂଗ୍ରହକାରୀ |ହାଇ-ଫ୍ରିକ୍ୱେନ୍ସି ଟ୍ରାନଜିଷ୍ଟରରେ ଏହି ପ୍ରକାର ପ୍ୟାକେଜ୍ ସାଧାରଣ, ଏବଂ ଏହାର ରୂପ ନିମ୍ନରେ ଚିତ୍ର (ଗ) ରେ ଦର୍ଶାଯାଇଛି |
SOT252 ହେଉଛି ଏକ ଉଚ୍ଚ ଶକ୍ତି ବିଶିଷ୍ଟ ଟ୍ରାନଜିଷ୍ଟର ଯାହା ଗୋଟିଏ ପାର୍ଶ୍ୱରୁ ତିନୋଟି ପିନକୁ ଆଗେଇ ନେଇଥାଏ, ଏବଂ ମ pin ି ପିନ୍ ଛୋଟ ଏବଂ ସଂଗ୍ରହକାରୀ |ଅନ୍ୟ ପଟେ ବୃହତ ପିନ ସହିତ ସଂଯୋଗ କରନ୍ତୁ, ଯାହା ଉତ୍ତାପ ବିସ୍ତାର ପାଇଁ ଏକ ତମ୍ବା ସିଟ୍ ଅଟେ, ଏବଂ ଏହାର ରୂପ ନିମ୍ନରେ ଚିତ୍ର (d) ରେ ଦେଖାଯାଇଥିବା ପରି |
ସାଧାରଣ SOT ପ୍ୟାକେଜ୍ ଦୃଶ୍ୟ ତୁଳନା
ଚାରୋଟି ଟର୍ମିନାଲ୍ SOT-89 MOSFET ସାଧାରଣତ mother ମଦରବୋର୍ଡରେ ବ୍ୟବହୃତ ହୁଏ |ଏହାର ନିର୍ଦ୍ଦିଷ୍ଟତା ଏବଂ ପରିମାପଗୁଡିକ ନିମ୍ନଲିଖିତ ଅଟେ:
SOT-89 MOSFET ଆକାର ନିର୍ଦ୍ଦିଷ୍ଟତା (ଏକକ: mm)
5. ଛୋଟ ବାହ୍ୟରେଖା ପ୍ୟାକେଜ୍ (SOP)
SOP (ଛୋଟ ଆଉଟ୍ ଲାଇନ୍ ପ୍ୟାକେଜ୍) ହେଉଛି ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ ପ୍ୟାକେଜ୍ ମଧ୍ୟରୁ ଗୋଟିଏ, ଯାହାକୁ SOL କିମ୍ବା DFP ମଧ୍ୟ କୁହାଯାଏ |ପ୍ୟାକେଜଗୁଡିକର ଉଭୟ ପାର୍ଶ୍ୱରୁ ଏକ ସାଗୁଲ୍ ୱିଙ୍ଗ୍ ଆକୃତି (L ଆକୃତି) ରେ ପିନଗୁଡିକ ଅଙ୍କିତ |ସାମଗ୍ରୀଗୁଡ଼ିକ ପ୍ଲାଷ୍ଟିକ୍ ଏବଂ ସିରାମିକ୍ |SOP ପ୍ୟାକେଜିଂ ମାନାଙ୍କରେ SOP-8, SOP-16, SOP-20, SOP-28 ଇତ୍ୟାଦି ଅନ୍ତର୍ଭୁକ୍ତ | SOP ପରେ ସଂଖ୍ୟା ପିନ ସଂଖ୍ୟା ସୂଚାଇଥାଏ |ଅଧିକାଂଶ MOSFET SOP ପ୍ୟାକେଜ୍ SOP-8 ନିର୍ଦ୍ଦିଷ୍ଟତା ଗ୍ରହଣ କରେ |ଇଣ୍ଡଷ୍ଟ୍ରି ପ୍ରାୟତ "" P "କୁ ଛାଡିଦିଏ ଏବଂ ଏହାକୁ SO (ଛୋଟ ଆଉଟ୍ ଲାଇନ୍) ଭାବରେ ସଂକ୍ଷିପ୍ତ କରେ |
SOP-8 ପ୍ୟାକେଜ୍ ଆକାର |
SO-8 ପ୍ରଥମେ PHILIP କମ୍ପାନୀ ଦ୍ୱାରା ବିକଶିତ ହୋଇଥିଲା |ଏହା ପ୍ଲାଷ୍ଟିକରେ ପ୍ୟାକେଜ୍ ହୋଇଛି, କ heat ଣସି ଉତ୍ତାପ ବିସ୍ତାର ତଳ ପ୍ଲେଟ୍ ନାହିଁ, ଏବଂ ଖରାପ ଉତ୍ତାପ ବିସ୍ତାର |ଏହା ସାଧାରଣତ low ସ୍ୱଳ୍ପ ଶକ୍ତି MOSFET ପାଇଁ ବ୍ୟବହୃତ ହୁଏ |ପରେ, ମାନକ ନିର୍ଦ୍ଦିଷ୍ଟକରଣ ଯେପରିକି TSOP (ପତଳା ଛୋଟ ବାହ୍ୟରେଖା ପ୍ୟାକେଜ୍), VSOP (ଅତି ଛୋଟ ବାହ୍ୟରେଖା ପ୍ୟାକେଜ୍), SSOP (ସଙ୍କୋଚନ SOP), TSSOP (ପତଳା ସଙ୍କୋଚନ SOP) ଇତ୍ୟାଦି ଧୀରେ ଧୀରେ ଉତ୍ପନ୍ନ ହେଲା |ସେମାନଙ୍କ ମଧ୍ୟରେ, TSOP ଏବଂ TSSOP ସାଧାରଣତ M MOSFET ପ୍ୟାକେଜିଂରେ ବ୍ୟବହୃତ ହୁଏ |
ସାଧାରଣତ M MOSFET ପାଇଁ ବ୍ୟବହୃତ SOP ନିର୍ଦ୍ଦିଷ୍ଟକରଣ |
6. କ୍ୱାଡ୍ ଫ୍ଲାଟ ପ୍ୟାକେଜ୍ (QFP)
QFP (ପ୍ଲାଷ୍ଟିକ୍ କ୍ୱାଡ୍ ଫ୍ଲାଟ ପ୍ୟାକେଜ୍) ପ୍ୟାକେଜରେ ଚିପ୍ ପିନ୍ ମଧ୍ୟରେ ଦୂରତା ବହୁତ ଛୋଟ ଏବଂ ପିନଗୁଡିକ ବହୁତ ପତଳା |ଏହା ସାଧାରଣତ large ବୃହତ-ମାପର କିମ୍ବା ଅଲ୍ଟ୍ରା-ବୃହତ ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ସର୍କିଟ୍ରେ ବ୍ୟବହୃତ ହୁଏ, ଏବଂ ପିନ ସଂଖ୍ୟା ସାଧାରଣତ 100 100 ରୁ ଅଧିକ ହୋଇଥାଏ | ଏହି ଫର୍ମରେ ପ୍ୟାକେଜ୍ ହୋଇଥିବା ଚିପ୍ସ ମଦରବୋର୍ଡରେ ଚିପ୍ ବିକ୍ରୟ କରିବା ପାଇଁ SMT ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟିଂ ଟେକ୍ନୋଲୋଜି ବ୍ୟବହାର କରିବା ଆବଶ୍ୟକ |ଏହି ପ୍ୟାକେଜିଂ ପଦ୍ଧତିର ଚାରୋଟି ମୁଖ୍ୟ ବ characteristics ଶିଷ୍ଟ୍ୟ ଅଛି: PC PCB ସର୍କିଟ ବୋର୍ଡରେ ତାର ସ୍ଥାପନ କରିବା ପାଇଁ SMD ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟିଂ ଟେକ୍ନୋଲୋଜି ପାଇଁ ଉପଯୁକ୍ତ;High ଏହା ଉଚ୍ଚ-ଫ୍ରିକ୍ୱେନ୍ସି ବ୍ୟବହାର ପାଇଁ ଉପଯୁକ୍ତ;Operating ଏହା ଚଳାଇବା ସହଜ ଏବଂ ଉଚ୍ଚ ନିର୍ଭରଯୋଗ୍ୟତା ଅଛି;Ch ଚିପ୍ ଏରିଆ ଏବଂ ପ୍ୟାକେଜିଂ ଏରିଆ ମଧ୍ୟରେ ଅନୁପାତ ଛୋଟ |PGA ପ୍ୟାକେଜିଂ ପଦ୍ଧତି ପରି, ଏହି ପ୍ୟାକେଜିଂ ପଦ୍ଧତି ଚିପକୁ ଏକ ପ୍ଲାଷ୍ଟିକ ପ୍ୟାକେଜରେ ଗୁଡ଼ାଇଥାଏ ଏବଂ ଚିପ ଠିକ୍ ସମୟରେ କାମ କଲାବେଳେ ଉତ୍ପନ୍ନ ଉତ୍ତାପକୁ ବିସ୍ତାର କରିପାରିବ ନାହିଁ |ଏହା MOSFET କାର୍ଯ୍ୟଦକ୍ଷତାର ଉନ୍ନତିକୁ ପ୍ରତିବନ୍ଧିତ କରେ;ଏବଂ ପ୍ଲାଷ୍ଟିକ୍ ପ୍ୟାକେଜିଂ ନିଜେ ଉପକରଣର ଆକାର ବ increases ାଇଥାଏ, ଯାହା ହାଲୁକା, ପତଳା, କ୍ଷୁଦ୍ର ଏବଂ ଛୋଟ ହେବା ଦିଗରେ ସେମିକଣ୍ଡକ୍ଟରର ବିକାଶ ପାଇଁ ଆବଶ୍ୟକତା ପୂରଣ କରେ ନାହିଁ |ଏହା ସହିତ, ଏହି ପ୍ରକାର ପ୍ୟାକେଜିଂ ପଦ୍ଧତି ଗୋଟିଏ ଚିପ୍ ଉପରେ ଆଧାରିତ, ଯେଉଁଥିରେ କମ୍ ଉତ୍ପାଦନ ଦକ୍ଷତା ଏବଂ ଉଚ୍ଚ ପ୍ୟାକେଜିଂ ମୂଲ୍ୟର ସମସ୍ୟା ରହିଛି |ତେଣୁ, QFP ଡିଜିଟାଲ୍ ଲଜିକ୍ LSI ସର୍କିଟ୍ ଯେପରିକି ମାଇକ୍ରୋପ୍ରୋସେସର୍ / ଗେଟ୍ ଆରେ ବ୍ୟବହାର ପାଇଁ ଅଧିକ ଉପଯୁକ୍ତ, ଏବଂ VTR ସିଗନାଲ୍ ପ୍ରକ୍ରିୟାକରଣ ଏବଂ ଅଡିଓ ସିଗନାଲ୍ ପ୍ରକ୍ରିୟାକରଣ ପରି ଆନାଗଲ୍ LSI ସର୍କିଟ୍ ଉତ୍ପାଦଗୁଡିକ ପ୍ୟାକେଜ୍ କରିବା ପାଇଁ ମଧ୍ୟ ଉପଯୁକ୍ତ |
7 no ବିନା ଲିଡ୍ ସହିତ କ୍ୱାଡ୍ ଫ୍ଲାଟ ପ୍ୟାକେଜ୍ (QFN)
QFN (କ୍ୱାଡ୍ ଫ୍ଲାଟ ଅଣ-ଲିଡ୍ ପ୍ୟାକେଜ୍) ପ୍ୟାକେଜ୍ ଚାରି ପାର୍ଶ୍ୱରେ ଇଲେକ୍ଟ୍ରୋଡ୍ କଣ୍ଟାକ୍ଟ ସହିତ ସଜ୍ଜିତ |ଯେହେତୁ କ leads ଣସି ଲିଡ୍ ନାହିଁ, ମାଉଣ୍ଟିଂ କ୍ଷେତ୍ର QFP ଠାରୁ ଛୋଟ ଏବଂ ଉଚ୍ଚତା QFP ଠାରୁ କମ୍ ଅଟେ |ସେଥିମଧ୍ୟରୁ ସିରାମିକ୍ QFN କୁ LCC (ଲିଡଲେସ୍ ଚିପ୍ କ୍ୟାରିଅର୍) ମଧ୍ୟ କୁହାଯାଏ, ଏବଂ ଗ୍ଲାସ୍ ଏପୋକ୍ସି ରଜନୀ ମୁଦ୍ରିତ ସବଷ୍ଟ୍ରେଟ୍ ବେସ୍ ସାମଗ୍ରୀ ବ୍ୟବହାର କରି ସ୍ୱଳ୍ପ ମୂଲ୍ୟର ପ୍ଲାଷ୍ଟିକ୍ QFN କୁ ପ୍ଲାଷ୍ଟିକ୍ LCC, PCLC, P-LCC ଇତ୍ୟାଦି କୁହାଯାଏ | ଏହା ଏକ ଉଦୀୟମାନ ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ ଚିପ୍ ପ୍ୟାକେଜିଂ | ଛୋଟ ପ୍ୟାଡ୍ ସାଇଜ୍, ଛୋଟ ଭଲ୍ୟୁମ୍, ଏବଂ ପ୍ଲାଷ୍ଟିକ୍ ସହିତ ସିଲ୍ ସାମଗ୍ରୀ |QFN ମୁଖ୍ୟତ integr ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ସର୍କିଟ୍ ପ୍ୟାକେଜିଂ ପାଇଁ ବ୍ୟବହୃତ ହୁଏ, ଏବଂ MOSFET ବ୍ୟବହାର ହେବ ନାହିଁ |ଯଦିଓ, ଇଣ୍ଟେଲ ଏକ ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ଡ୍ରାଇଭର ଏବଂ MOSFET ସମାଧାନ ପାଇଁ ପ୍ରସ୍ତାବ ଦେଇଥିଲା, ଏହା ଏକ QFN-56 ପ୍ୟାକେଜରେ DrMOS କୁ ଲଞ୍ଚ କରିଥିଲା ("56" ଚିପ୍ ପଛରେ ଥିବା 56 ସଂଯୋଗ ପିନକୁ ଦର୍ଶାଏ) |
ଏହା ମନେ ରଖିବା ଉଚିତ ଯେ QFN ପ୍ୟାକେଜରେ ଅଲ୍ଟ୍ରା-ପତଳା ଛୋଟ ବାହ୍ୟରେଖା ପ୍ୟାକେଜ୍ (TSSOP) ସହିତ ସମାନ ବାହ୍ୟ ସୀସା ସଂରଚନା ଅଛି, କିନ୍ତୁ ଏହାର ଆକାର TSSOP ଠାରୁ 62% ଛୋଟ |QFN ମଡେଲିଂ ତଥ୍ୟ ଅନୁଯାୟୀ, ଏହାର ତାପଜ କାର୍ଯ୍ୟଦକ୍ଷତା TSSOP ପ୍ୟାକେଜିଂ ତୁଳନାରେ 55% ଅଧିକ ଏବଂ ଏହାର ବ electrical ଦୁତିକ କାର୍ଯ୍ୟଦକ୍ଷତା (ଇନ୍ଦୁକାନ୍ସ ଏବଂ କ୍ୟାପିଟାନ୍ସ) ଯଥାକ୍ରମେ TSSOP ପ୍ୟାକେଜିଂ ଠାରୁ 60% ଏବଂ 30% ଅଧିକ |ସବୁଠୁ ବଡ ଅସୁବିଧା ହେଉଛି ମରାମତି କରିବା କଷ୍ଟକର |
QFN-56 ପ୍ୟାକେଜରେ DrMOS |
ପାରମ୍ପାରିକ ବିଚ୍ଛିନ୍ନ ଡିସି / ଡିସି ଷ୍ଟେପ୍-ଡାଉନ୍ ସୁଇଚ୍ ଶକ୍ତି ଯୋଗାଣ ଉଚ୍ଚ ଶକ୍ତି ସାନ୍ଧ୍ରତା ପାଇଁ ଆବଶ୍ୟକତା ପୂରଣ କରିପାରିବ ନାହିଁ କିମ୍ବା ଉଚ୍ଚ ସୁଇଚ୍ ଫ୍ରିକ୍ୱେନ୍ସିରେ ପରଜୀବୀ ପାରାମିଟର ପ୍ରଭାବ ସମସ୍ୟାର ସମାଧାନ କରିପାରିବ ନାହିଁ |ଟେକ୍ନୋଲୋଜିର ନବସୃଜନ ଏବଂ ପ୍ରଗତି ସହିତ, ମଲ୍ଟି-ଚିପ୍ ମଡ୍ୟୁଲ୍ ଗଠନ ପାଇଁ ଡ୍ରାଇଭର ଏବଂ MOSFET ଗୁଡ଼ିକୁ ଏକତ୍ର କରିବା ଏକ ବାସ୍ତବତାରେ ପରିଣତ ହୋଇଛି |ଏହି ଏକୀକରଣ ପଦ୍ଧତି ଯଥେଷ୍ଟ ସ୍ଥାନ ସଞ୍ଚୟ କରିପାରିବ ଏବଂ ଶକ୍ତି ବ୍ୟବହାର ସାନ୍ଧ୍ରତା ବୃଦ୍ଧି କରିପାରିବ |ଡ୍ରାଇଭର ଏବଂ MOSFET ଗୁଡ଼ିକର ଅପ୍ଟିମାଇଜେସନ୍ ମାଧ୍ୟମରେ ଏହା ଏକ ବାସ୍ତବତାରେ ପରିଣତ ହୋଇଛି |ଶକ୍ତି ଦକ୍ଷତା ଏବଂ ଉଚ୍ଚ-ଗୁଣାତ୍ମକ DC କରେଣ୍ଟ, ଏହା ହେଉଛି DrMOS ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ଡ୍ରାଇଭର ଆଇସି |
ରେନେସ୍ ଦ୍ୱିତୀୟ ପି generation ୀ DrMOS |
QFN-56 ଲିଡଲେସ୍ ପ୍ୟାକେଜ୍ DrMOS ତାପଜ ପ୍ରତିରୋଧକୁ ବହୁତ କମ୍ କରିଥାଏ |ଆଭ୍ୟନ୍ତରୀଣ ତାର ବନ୍ଧନ ଏବଂ ତମ୍ବା କ୍ଲିପ୍ ଡିଜାଇନ୍ ସହିତ, ବାହ୍ୟ PCB ତାରକୁ କମ୍ କରାଯାଇପାରିବ, ଯାହାଦ୍ୱାରା ଇନ୍ଦୁକାନ୍ସ ଏବଂ ପ୍ରତିରୋଧ କମିଯାଏ |ଏହା ସହିତ, ବ୍ୟବହୃତ ଗଭୀର ଚ୍ୟାନେଲ ସିଲିକନ୍ MOSFET ପ୍ରକ୍ରିୟା ମଧ୍ୟ ଚାଳନା, ସୁଇଚ୍ ଏବଂ ଗେଟ୍ ଚାର୍ଜ କ୍ଷତିକୁ ଯଥେଷ୍ଟ ହ୍ରାସ କରିପାରେ |ଏହା ବିଭିନ୍ନ ନିୟନ୍ତ୍ରକ ସହିତ ସୁସଙ୍ଗତ, ବିଭିନ୍ନ ଅପରେଟିଂ ମୋଡ୍ ହାସଲ କରିପାରିବ ଏବଂ ସକ୍ରିୟ ଚରଣ ରୂପାନ୍ତର ମୋଡ୍ APS (ଅଟୋ ଚରଣ ସୁଇଚ୍) କୁ ସମର୍ଥନ କରେ |QFN ପ୍ୟାକେଜିଂ ସହିତ, ଦ୍ୱିପାକ୍ଷିକ ଫ୍ଲାଟ ନୋ-ଲିଡ୍ ପ୍ୟାକେଜିଂ (DFN) ମଧ୍ୟ ଏକ ନୂତନ ଇଲେକ୍ଟ୍ରୋନିକ୍ ପ୍ୟାକେଜିଂ ପ୍ରକ୍ରିୟା ଯାହା ON ସେମିକଣ୍ଡକ୍ଟରର ବିଭିନ୍ନ ଉପାଦାନରେ ବହୁଳ ଭାବରେ ବ୍ୟବହୃତ ହୋଇଛି |QFN ତୁଳନାରେ, DFN ର ଉଭୟ ପାର୍ଶ୍ୱରେ କମ୍ ଲିଡ୍ ଆଉଟ୍ ଇଲେକ୍ଟ୍ରୋଡ୍ ଅଛି |
8, ପ୍ଲାଷ୍ଟିକ୍ ଲିଡ୍ ଚିପ୍ କ୍ୟାରିଅର୍ (PLCC)
PLCC (ପ୍ଲାଷ୍ଟିକ୍ କ୍ୱାଡ୍ ଫ୍ଲାଟ ପ୍ୟାକେଜ୍) ର ଏକ ବର୍ଗ ଆକୃତି ଅଛି ଏବଂ DIP ପ୍ୟାକେଜ୍ ଠାରୁ ବହୁତ ଛୋଟ |ଏହାର ଚାରିପାଖରେ 32 ଟି ପିନ ଅଛି |ପ୍ୟାକେଜଗୁଡିକର ଚାରି ପାର୍ଶ୍ୱରୁ ଟି-ଆକୃତିର ପିନଗୁଡିକ ବାହାରକୁ ନିଆଯାଏ |ଏହା ଏକ ପ୍ଲାଷ୍ଟିକ୍ ଉତ୍ପାଦ |ପିନ୍ ସେଣ୍ଟରର ଦୂରତା 1.27 ମିମି, ଏବଂ ପିନ ସଂଖ୍ୟା 18 ରୁ 84 ମଧ୍ୟରେ ରହିଥାଏ। J ଆକୃତିର ପିନଗୁଡିକ ସହଜରେ ବିକୃତ ହୋଇନଥାଏ ଏବଂ QFP ଅପେକ୍ଷା କାର୍ଯ୍ୟ କରିବା ସହଜ, କିନ୍ତୁ ୱେଲଡିଂ ପରେ ଦୃଶ୍ୟ ଯାଞ୍ଚ ଅଧିକ କଷ୍ଟସାଧ୍ୟ |SMT ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟିଂ ଟେକ୍ନୋଲୋଜି ବ୍ୟବହାର କରି PCB ରେ ତାର ସ୍ଥାପନ କରିବା ପାଇଁ PLCC ପ୍ୟାକେଜିଂ ଉପଯୁକ୍ତ |ଏଥିରେ ଛୋଟ ଆକାର ଏବଂ ଉଚ୍ଚ ନିର୍ଭରଯୋଗ୍ୟତାର ସୁବିଧା ଅଛି |PLCC ପ୍ୟାକେଜିଂ ଅପେକ୍ଷାକୃତ ସାଧାରଣ ଏବଂ ଏହା ତର୍କ LSI, DLD (କିମ୍ବା ପ୍ରୋଗ୍ରାମ ଲଜିକ୍ ଡିଭାଇସ୍) ଏବଂ ଅନ୍ୟାନ୍ୟ ସର୍କିଟରେ ବ୍ୟବହୃତ ହୁଏ |ଏହି ପ୍ୟାକେଜିଂ ଫର୍ମ ପ୍ରାୟତ mother ମଦରବୋର୍ଡ BIOS ରେ ବ୍ୟବହୃତ ହୁଏ, କିନ୍ତୁ ଏହା ବର୍ତ୍ତମାନ MOSFET ରେ କମ୍ ସାଧାରଣ ଅଟେ |
ମୁଖ୍ୟ ସ୍ରୋତ ଉଦ୍ୟୋଗଗୁଡ଼ିକ ପାଇଁ ଏନକାପସୁଲେସନ୍ ଏବଂ ଉନ୍ନତି |
କମ୍ ଭୋଲଟେଜ୍ ଏବଂ CPU ରେ ଉଚ୍ଚ କରେଣ୍ଟ୍ର ବିକାଶ ଧାରା ହେତୁ, MOSFET ଗୁଡ଼ିକରେ ବଡ଼ ଆଉଟପୁଟ୍ କରେଣ୍ଟ୍, କମ୍ ଅନ୍-ପ୍ରତିରୋଧ, କମ୍ ଉତ୍ତାପ ଉତ୍ପାଦନ, ଦ୍ରୁତ ଉତ୍ତାପ ବିସ୍ତାର ଏବଂ ଛୋଟ ଆକାର ରହିବା ଆବଶ୍ୟକ |ଚିପ୍ ଉତ୍ପାଦନ ପ୍ରଯୁକ୍ତିବିଦ୍ୟା ଏବଂ ପ୍ରକ୍ରିୟାଗୁଡ଼ିକର ଉନ୍ନତି ସହିତ, MOSFET ନିର୍ମାତାମାନେ ପ୍ୟାକେଜିଂ ଟେକ୍ନୋଲୋଜିର ଉନ୍ନତି ମଧ୍ୟ ଜାରି ରଖିଛନ୍ତି |ମାନକ ଦୃଶ୍ୟ ନିର୍ଦ୍ଦିଷ୍ଟତା ସହିତ ସୁସଙ୍ଗତତା ଆଧାରରେ, ସେମାନେ ନୂତନ ପ୍ୟାକେଜିଂ ଆକୃତିର ପ୍ରସ୍ତାବ ଦିଅନ୍ତି ଏବଂ ସେମାନେ ବିକାଶ କରୁଥିବା ନୂତନ ପ୍ୟାକେଜ୍ ପାଇଁ ଟ୍ରେଡ୍ ମାର୍କ ନାମ ପଞ୍ଜିକରଣ କରନ୍ତି |
1 、 RENESAS WPAK, LFPAK ଏବଂ LFPAK-I ପ୍ୟାକେଜ୍ |
WPAK ହେଉଛି ରେନେସାସ୍ ଦ୍ୱାରା ବିକଶିତ ଏକ ଉଚ୍ଚ ଉତ୍ତାପ ବିକିରଣ ପ୍ୟାକେଜ୍ |D-PAK ପ୍ୟାକେଜ୍ ଅନୁକରଣ କରି, ଚିପ୍ ହିଟ୍ ସିଙ୍କ୍ ମଦରବୋର୍ଡରେ eld ାଲାଯାଏ, ଏବଂ ଉତ୍ତାପ ମଦରବୋର୍ଡ ମାଧ୍ୟମରେ ବିସ୍ତାର ହୁଏ, ଯାହାଫଳରେ ଛୋଟ ପ୍ୟାକେଜ୍ WPAK ମଧ୍ୟ D-PAK ର ଆଉଟପୁଟ୍ କରେଣ୍ଟରେ ପହଞ୍ଚିପାରେ |WPAK-D2 ତାର ଉଚ୍ଚତା କମ କରିବା ପାଇଁ ଦୁଇଟି ଉଚ୍ଚ / ନିମ୍ନ MOSFET ପ୍ୟାକେଜ୍ କରେ |
ରେନେସ୍ WPAK ପ୍ୟାକେଜ୍ ଆକାର |
LFPAK ଏବଂ LFPAK-I ହେଉଛି ଅନ୍ୟ ଦୁଇଟି ଛୋଟ ଫର୍ମ-ଫ୍ୟାକ୍ଟର୍ ପ୍ୟାକେଜ୍ ଯାହା ରେନେସା ଦ୍ୱାରା ବିକଶିତ ହୋଇଛି ଯାହା SO-8 ସହିତ ସୁସଙ୍ଗତ |LFPAK D-PAK ସହିତ ସମାନ, କିନ୍ତୁ D-PAK ଠାରୁ ଛୋଟ |LFPAK-i ଉତ୍ତାପ ସିଙ୍କ ମାଧ୍ୟମରେ ଉତ୍ତାପ ବିସ୍ତାର କରିବା ପାଇଁ ଉତ୍ତାପ ସିଙ୍କକୁ ଉପରକୁ ରଖେ |
ରେନେସ୍ LFPAK ଏବଂ LFPAK-I ପ୍ୟାକେଜ୍ |
2. ବିଶା ପାୱାର- PAK ଏବଂ ପୋଲାର- PAK ପ୍ୟାକେଜିଂ |
ପାୱାର୍- PAK ହେଉଛି ବିଶା ନିଗମ ଦ୍ୱାରା ପଞ୍ଜିକୃତ MOSFET ପ୍ୟାକେଜ୍ ନାମ |ଶକ୍ତି- PAK ଦୁଇଟି ନିର୍ଦ୍ଦିଷ୍ଟତା ଅନ୍ତର୍ଭୁକ୍ତ କରେ: ଶକ୍ତି- PAK1212-8 ଏବଂ ଶକ୍ତି- PAK SO-8 |
ବିଶା ଶକ୍ତି- PAK1212-8 ପ୍ୟାକେଜ୍ |
ବିଶା ପାୱାର- PAK SO-8 ପ୍ୟାକେଜ୍ |
ପୋଲାର PAK ହେଉଛି ଏକ ଦ୍ୱିପାକ୍ଷିକ ଉତ୍ତାପ ବିସ୍ତାର ସହିତ ଏକ ଛୋଟ ପ୍ୟାକେଜ୍ ଏବଂ ବିଶାୟର ମୂଳ ପ୍ୟାକେଜିଂ ଟେକ୍ନୋଲୋଜି ମଧ୍ୟରୁ ଗୋଟିଏ |ପୋଲାର PAK ସାଧାରଣ so-8 ପ୍ୟାକେଜ୍ ସହିତ ସମାନ |ପ୍ୟାକେଜ୍ ର ଉଭୟ ଉପର ଏବଂ ତଳ ପାର୍ଶ୍ୱରେ ଏହାର ବିଚ୍ଛେଦ ପଏଣ୍ଟ ଅଛି |ପ୍ୟାକେଜ୍ ଭିତରେ ଉତ୍ତାପ ଜମା କରିବା ସହଜ ନୁହେଁ ଏବଂ ଅପରେଟିଂ କରେଣ୍ଟ୍ର ସାମ୍ପ୍ରତିକ ଘନତାକୁ SO-8 ର ଦୁଇଗୁଣକୁ ବୃଦ୍ଧି କରିପାରିବ |ସମ୍ପ୍ରତି ବିଶା STMicroelectronics କୁ ପୋଲାର PAK ଟେକ୍ନୋଲୋଜିକୁ ଲାଇସେନ୍ସ ଦେଇଛନ୍ତି |
ବିଶା ପୋଲାର PAK ପ୍ୟାକେଜ୍ |
3. ଅନସେମି SO-8 ଏବଂ WDFN8 ଫ୍ଲାଟ ଲିଡ୍ ପ୍ୟାକେଜ୍ |
ON ସେମିକଣ୍ଡକ୍ଟର ଦୁଇ ପ୍ରକାରର ଫ୍ଲାଟ-ଲିଡ୍ MOSFET ଗୁଡ଼ିକୁ ବିକଶିତ କରିଛି, ଯେଉଁଥିରେ SO-8 ସୁସଙ୍ଗତ ଫ୍ଲାଟ-ଲିଡ୍ ଅନେକ ବୋର୍ଡ ଦ୍ୱାରା ବ୍ୟବହୃତ ହୁଏ |ସେମିକଣ୍ଡକ୍ଟରର ନୂତନ ଭାବରେ ଉନ୍ମୋଚିତ NVMx ଏବଂ NVTx ଶକ୍ତି MOSFET ଗୁଡିକ ଚାଳନା କ୍ଷତି ହ୍ରାସ କରିବାକୁ କମ୍ପାକ୍ଟ DFN5 (SO-8FL) ଏବଂ WDFN8 ପ୍ୟାକେଜ୍ ବ୍ୟବହାର କରନ୍ତି |ଡ୍ରାଇଭର କ୍ଷତି ହ୍ରାସ କରିବାକୁ ଏହା କମ୍ QG ଏବଂ କ୍ୟାପିଟାନ୍ସ ମଧ୍ୟ ବ features ଶିଷ୍ଟ୍ୟ କରେ |
ସେମିକଣ୍ଡକ୍ଟର SO-8 ଫ୍ଲାଟ ଲିଡ୍ ପ୍ୟାକେଜ୍ ଉପରେ |
ସେମିକଣ୍ଡକ୍ଟର WDFN8 ପ୍ୟାକେଜ୍ ଉପରେ |
4. NXP LFPAK ଏବଂ QLPAK ପ୍ୟାକେଜିଂ |
NXP (ପୂର୍ବରୁ ଫିଲପ୍ସ) LFPAK ଏବଂ QLPAK ରେ SO-8 ପ୍ୟାକେଜିଂ ଟେକ୍ନୋଲୋଜିକୁ ଉନ୍ନତ କରିଛି |ସେଥିମଧ୍ୟରୁ, LFPAK ଦୁନିଆର ସବୁଠାରୁ ନିର୍ଭରଯୋଗ୍ୟ ଶକ୍ତି SO-8 ପ୍ୟାକେଜ୍ ଭାବରେ ବିବେଚନା କରାଯାଏ;ଯେତେବେଳେ କି QLPAK ର ଛୋଟ ଆକାର ଏବଂ ଅଧିକ ଉତ୍ତାପ ବିସ୍ତାର ଦକ୍ଷତାର ଗୁଣ ରହିଛି |ସାଧାରଣ SO-8 ତୁଳନାରେ, QLPAK 6 * 5mm ର PCB ବୋର୍ଡ କ୍ଷେତ୍ର ଦଖଲ କରେ ଏବଂ 1.5k / W ର ତାପଜ ପ୍ରତିରୋଧକତା ଅଛି |
NXP LFPAK ପ୍ୟାକେଜ୍ |
NXP QLPAK ପ୍ୟାକେଜିଂ |
4. ST ସେମିକଣ୍ଡକ୍ଟର ପାୱାରସୋ -8 ପ୍ୟାକେଜ୍ |
STMicroelectronics ର ଶକ୍ତି MOSFET ଚିପ୍ ପ୍ୟାକେଜିଂ ଟେକ୍ନୋଲୋଜିରେ SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK ଇତ୍ୟାଦି ଅନ୍ତର୍ଭୁକ୍ତ, ପାୱାର SO-8 ହେଉଛି SO-8 ର ଏକ ଉନ୍ନତ ସଂସ୍କରଣ |ଏହା ସହିତ, ସେଠାରେ PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 ଏବଂ ଅନ୍ୟାନ୍ୟ ପ୍ୟାକେଜ୍ ଅଛି |
STMicroelectronics Power SO-8 ପ୍ୟାକେଜ |
5. ଫେୟାରଚିଲ୍ଡ ସେମିକଣ୍ଡକ୍ଟର ପାୱାର 56 ପ୍ୟାକେଜ୍ |
ଶକ୍ତି 56 ହେଉଛି ଫରିଚିଲ୍ଡର ସ୍ୱତନ୍ତ୍ର ନାମ, ଏବଂ ଏହାର ସରକାରୀ ନାମ ହେଉଛି DFN5 × 6 |ଏହାର ପ୍ୟାକେଜିଂ କ୍ଷେତ୍ର ସାଧାରଣତ used ବ୍ୟବହୃତ TSOP-8 ସହିତ ତୁଳନାତ୍ମକ, ଏବଂ ପତଳା ପ୍ୟାକେଜ୍ ଉପାଦାନ କ୍ଲିୟରାନ୍ସ ଉଚ୍ଚତା ସଞ୍ଚୟ କରେ, ଏବଂ ତଳେ ଥିବା ଥର୍ମାଲ୍-ପ୍ୟାଡ୍ ଡିଜାଇନ୍ ତାପଜ ପ୍ରତିରୋଧକୁ ହ୍ରାସ କରେ |ତେଣୁ, ଅନେକ ଶକ୍ତି ଉପକରଣ ନିର୍ମାତା DFN5 × 6 ନିୟୋଜିତ କରିଛନ୍ତି |
ଫେୟାରଚିଲ୍ଡ ପାୱାର 56 ପ୍ୟାକେଜ୍ |
6. ଆନ୍ତର୍ଜାତୀୟ ରେକ୍ଟିଫାୟର୍ (IR) ସିଧାସଳଖ FET ପ୍ୟାକେଜ୍ |
ସିଧାସଳଖ FET ଏକ SO-8 କିମ୍ବା ଛୋଟ ପାଦଚିହ୍ନରେ ଦକ୍ଷ ଉପର ଥଣ୍ଡା ପ୍ରଦାନ କରିଥାଏ ଏବଂ କମ୍ପ୍ୟୁଟର, ଲାପଟପ୍, ଟେଲିକମ୍ ଏବଂ ଉପଭୋକ୍ତା ଇଲେକ୍ଟ୍ରୋନିକ୍ସ ଉପକରଣରେ AC-DC ଏବଂ DC-DC ଶକ୍ତି ରୂପାନ୍ତର ପ୍ରୟୋଗଗୁଡ଼ିକ ପାଇଁ ଉପଯୁକ୍ତ |DirectFET ର ଧାତୁ ନିର୍ମାଣ ଦ୍ double ିପାକ୍ଷିକ ଉତ୍ତାପ ବିସ୍ତାର ଯୋଗାଇଥାଏ, ଷ୍ଟାଣ୍ଡାର୍ଡ ପ୍ଲାଷ୍ଟିକ୍ ପୃଥକ ପ୍ୟାକେଜ୍ ତୁଳନାରେ ଉଚ୍ଚ-ଫ୍ରିକ୍ୱେନ୍ସି ଡିସି-ଡିସି ବକ୍ କନଭର୍ଟରର ସାମ୍ପ୍ରତିକ ପରିଚାଳନା କ୍ଷମତାକୁ ଦୁଇଗୁଣ କରିଥାଏ |ସିଧାସଳଖ FET ପ୍ୟାକେଜ୍ ହେଉଛି ଏକ ଓଲଟା-ମାଉଣ୍ଟ୍ ପ୍ରକାର, ଡ୍ରେନ୍ (D) ଉତ୍ତାପ ସିଙ୍କ ଉପର ଆଡକୁ ଏବଂ ଏକ ଧାତୁ ଶେଲ୍ ଦ୍ୱାରା ଆଚ୍ଛାଦିତ, ଯାହା ମାଧ୍ୟମରେ ଉତ୍ତାପ ବିସ୍ତାର ହୁଏ |ସିଧାସଳଖ FET ପ୍ୟାକେଜିଂ ଉତ୍ତାପ ବିସ୍ତାରକୁ ବହୁତ ଉନ୍ନତ କରିଥାଏ ଏବଂ ଭଲ ଉତ୍ତାପ ବିସ୍ତାର ସହିତ କମ୍ ସ୍ଥାନ ନେଇଥାଏ |
ସଂକ୍ଷେପରେ
ଭବିଷ୍ୟତରେ, ଯେହେତୁ ଇଲେକ୍ଟ୍ରୋନିକ୍ ଉତ୍ପାଦନ ଶିଳ୍ପ ଅଲ୍ଟ୍ରା-ପତଳା, ମିନିଟ୍ରାଇଜେସନ୍, ଲୋ ଭୋଲଟେଜ୍ ଏବଂ ହାଇ କରେଣ୍ଟ୍ ଦିଗରେ ବିକାଶ ଜାରି ରଖିଛି, MOSFET ର ରୂପ ଏବଂ ଆଭ୍ୟନ୍ତରୀଣ ପ୍ୟାକେଜିଂ ସଂରଚନା ମଧ୍ୟ ଉତ୍ପାଦନର ବିକାଶ ଆବଶ୍ୟକତା ସହିତ ଭଲ ଭାବରେ ଖାପ ଖାଇବ | ଶିଳ୍ପଏଥିସହ, ଇଲେକ୍ଟ୍ରୋନିକ୍ ଉତ୍ପାଦକମାନଙ୍କ ପାଇଁ ଚୟନ ସୀମାକୁ ହ୍ରାସ କରିବାକୁ, ମଡ୍ୟୁଲାରାଇଜେସନ୍ ଏବଂ ସିଷ୍ଟମ୍ ସ୍ତରୀୟ ପ୍ୟାକେଜିଂ ଦିଗରେ MOSFET ବିକାଶର ଧାରା ଅଧିକ ସ୍ପଷ୍ଟ ହୋଇଯିବ ଏବଂ ଉତ୍ପାଦଗୁଡିକ କାର୍ଯ୍ୟଦକ୍ଷତା ଏବଂ ମୂଲ୍ୟ ପରି ଏକାଧିକ ଆକାରରୁ ଏକ ସମନ୍ୱିତ manner ଙ୍ଗରେ ବିକାଶ ହେବ | ।MOSFET ଚୟନ ପାଇଁ ପ୍ୟାକେଜ୍ ହେଉଛି ଏକ ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ ସନ୍ଦର୍ଭ |ବିଭିନ୍ନ ବ electronic ଦ୍ୟୁତିକ ଉତ୍ପାଦଗୁଡ଼ିକର ଭିନ୍ନ ଭିନ୍ନ ବ electrical ଦ୍ୟୁତିକ ଆବଶ୍ୟକତା ଥାଏ, ଏବଂ ବିଭିନ୍ନ ସ୍ଥାପନ ପରିବେଶଗୁଡ଼ିକ ମଧ୍ୟ ମେଳକ ଆକାର ନିର୍ଦ୍ଦିଷ୍ଟତା ପୂରଣ କରିବାକୁ ଆବଶ୍ୟକ କରନ୍ତି |ପ୍ରକୃତ ଚୟନରେ, ସାଧାରଣ ନୀତି ଅନୁଯାୟୀ ପ୍ରକୃତ ଆବଶ୍ୟକତା ଅନୁଯାୟୀ ନିଷ୍ପତ୍ତି ନିଆଯିବା ଉଚିତ୍ |କେତେକ ଇଲେକ୍ଟ୍ରୋନିକ୍ ସିଷ୍ଟମ୍ PCB ର ଆକାର ଏବଂ ଆଭ୍ୟନ୍ତରୀଣ ଉଚ୍ଚତା ଦ୍ୱାରା ସୀମିତ |ଉଦାହରଣ ସ୍ୱରୂପ, ଯୋଗାଯୋଗ ପ୍ରଣାଳୀର ମଡ୍ୟୁଲ୍ ଶକ୍ତି ଯୋଗାଣ ସାଧାରଣତ height ଉଚ୍ଚତା ପ୍ରତିବନ୍ଧକ ହେତୁ DFN5 * 6 ଏବଂ DFN3 * 3 ପ୍ୟାକେଜ୍ ବ୍ୟବହାର କରେ |କେତେକ ACDC ବିଦ୍ୟୁତ୍ ଯୋଗାଣରେ, ଅଲ୍ଟ୍ରା-ପତଳା ଡିଜାଇନ୍ କିମ୍ବା ସେଲ୍ ସୀମିତତା ହେତୁ TO220 ପ୍ୟାକେଜ୍ ପାୱାର୍ MOSFET ଗୁଡ଼ିକୁ ଏକତ୍ର କରିବା ପାଇଁ ଉପଯୁକ୍ତ |ଏହି ସମୟରେ, ପିନଗୁଡିକ ସିଧାସଳଖ ମୂଳରେ ଭର୍ତ୍ତି କରାଯାଇପାରେ, ଯାହା TO247 ପ୍ୟାକେଜ୍ ଉତ୍ପାଦ ପାଇଁ ଉପଯୁକ୍ତ ନୁହେଁ;କେତେକ ଅଲ୍ଟ୍ରା-ପତଳା ଡିଜାଇନ୍ ଡିଭାଇସ୍ ପିନକୁ ବଙ୍କା ହୋଇ ସମତଳ ରଖିବା ଆବଶ୍ୟକ କରେ, ଯାହା MOSFET ଚୟନର ଜଟିଳତା ବ increase ାଇବ |
MOSFET କିପରି ବାଛିବେ |
ଜଣେ ଇଞ୍ଜିନିୟର ମୋତେ ଥରେ କହିଥିଲେ ଯେ ସେ କେବେବି MOSFET ଡାଟା ସିଟ୍ ର ପ୍ରଥମ ପୃଷ୍ଠାକୁ ଦେଖିନଥିଲେ କାରଣ “ବ୍ୟବହାରିକ” ସୂଚନା କେବଳ ଦ୍ୱିତୀୟ ପୃଷ୍ଠାରେ ଏବଂ ତା’ପରେ ଦେଖାଗଲା |ପ୍ରାୟତ M MOSFET ଡାଟା ସିଟ୍ ର ପ୍ରତ୍ୟେକ ପୃଷ୍ଠା ଡିଜାଇନର୍ମାନଙ୍କ ପାଇଁ ମୂଲ୍ୟବାନ ସୂଚନା ଧାରଣ କରେ |କିନ୍ତୁ ନିର୍ମାତାମାନଙ୍କ ଦ୍ provided ାରା ପ୍ରଦାନ କରାଯାଇଥିବା ତଥ୍ୟକୁ କିପରି ବ୍ୟାଖ୍ୟା କରାଯିବ ତାହା ସର୍ବଦା ସ୍ପଷ୍ଟ ନୁହେଁ |
ଏହି ଆର୍ଟିକିଲ୍ MOSFET ଗୁଡ଼ିକର କେତେକ ମୁଖ୍ୟ ନିର୍ଦ୍ଦିଷ୍ଟକରଣ, ସେଗୁଡିକ କିପରି ଡାଟାସିଟ୍ ରେ ବର୍ଣ୍ଣିତ ହୋଇଛି ଏବଂ ଆପଣ ବୁ understand ିବା ଆବଶ୍ୟକ କରୁଥିବା ସ୍ପଷ୍ଟ ଚିତ୍ରକୁ ବର୍ଣ୍ଣନା କରିଛନ୍ତି |ଅଧିକାଂଶ ଇଲେକ୍ଟ୍ରୋନିକ୍ ଉପକରଣ ପରି, MOSFET ଗୁଡିକ ଅପରେଟିଂ ତାପମାତ୍ରା ଦ୍ୱାରା ପ୍ରଭାବିତ ହୁଏ |ତେଣୁ ପରୀକ୍ଷା ପରିସ୍ଥିତିକୁ ବୁ to ିବା ଜରୁରୀ ଅଟେ ଯେଉଁଥିରେ ଉଲ୍ଲେଖ କରାଯାଇଥିବା ସୂଚକଗୁଡ଼ିକ ପ୍ରୟୋଗ କରାଯାଏ |ଏହା ମଧ୍ୟ ବୁ to ିବା ଅତ୍ୟନ୍ତ ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ ଯେ ଆପଣ “ଉତ୍ପାଦ ପରିଚୟ” ରେ ଦେଖୁଥିବା ସୂଚକଗୁଡ଼ିକ “ସର୍ବାଧିକ” କିମ୍ବା “ସାଧାରଣ” ମୂଲ୍ୟ ଅଟେ, କାରଣ କିଛି ଡାଟା ସିଟ୍ ଏହାକୁ ସ୍ପଷ୍ଟ କରେ ନାହିଁ |
ଭୋଲଟେଜ୍ ଗ୍ରେଡ୍
ପ୍ରାଥମିକ ବ that ଶିଷ୍ଟ୍ୟ ଯାହା ଏକ MOSFET ନିର୍ଣ୍ଣୟ କରେ ଏହାର ଡ୍ରେନ୍-ସୋର୍ସ ଭୋଲଟେଜ୍ VDS, କିମ୍ବା "ଡ୍ରେନ୍-ସୋର୍ସ ବ୍ରେକଡାଉନ୍ ଭୋଲଟେଜ୍", ଯାହାକି ସର୍ବୋଚ୍ଚ ଭୋଲଟେଜ୍ ଯାହା ଉତ୍ସ ଏବଂ ଡ୍ରେନ୍ କରେଣ୍ଟକୁ ଗେଟ୍ ସର୍ଟ ସର୍କିଟ୍ ହୋଇଥିବାବେଳେ MOSFET ବିନା କ୍ଷତି ସହ୍ୟ କରିପାରିବ | ହେଉଛି 250μA |।VDS କୁ "25 ° C ରେ ସର୍ବାଧିକ ସର୍ବାଧିକ ଭୋଲଟେଜ୍" ମଧ୍ୟ କୁହାଯାଏ, କିନ୍ତୁ ଏହା ମନେ ରଖିବା ଜରୁରୀ ଯେ ଏହି ସଂପୂର୍ଣ୍ଣ ଭୋଲଟେଜ୍ ତାପମାତ୍ରା ଉପରେ ନିର୍ଭରଶୀଳ, ଏବଂ ଡାଟା ସିଟ୍ ରେ ସାଧାରଣତ "ଏକ" VDS ତାପମାତ୍ରା କୋଏଫିସିଏଣ୍ଟ୍ "ଥାଏ |ଆପଣଙ୍କୁ ଏହା ମଧ୍ୟ ବୁ to ିବାକୁ ପଡିବ ଯେ ସର୍ବାଧିକ VDS ହେଉଛି ଡିସି ଭୋଲଟେଜ୍ ଏବଂ ଯେକ any ଣସି ଭୋଲଟେଜ୍ ସ୍ପାଇକ୍ ଏବଂ ରିପଲ୍ ଯାହା ସର୍କିଟରେ ଉପସ୍ଥିତ ଥାଇପାରେ |ଉଦାହରଣ ସ୍ୱରୂପ, ଯଦି ଆପଣ 100V, 5ns ସ୍ପାଇକ୍ ସହିତ 30V ବିଦ୍ୟୁତ୍ ଯୋଗାଣରେ 30V ଉପକରଣ ବ୍ୟବହାର କରନ୍ତି, ତେବେ ଭୋଲ୍ଟେଜ୍ ଡିଭାଇସର ସଂପୂର୍ଣ୍ଣ ସର୍ବାଧିକ ସୀମା ଅତିକ୍ରମ କରିବ ଏବଂ ଡିଭାଇସ୍ ବାଘ ମୋଡ୍ ପ୍ରବେଶ କରିପାରେ |ଏହି କ୍ଷେତ୍ରରେ, MOSFET ର ବିଶ୍ୱସନୀୟତା ନିଶ୍ଚିତ ହୋଇପାରିବ ନାହିଁ |ଉଚ୍ଚ ତାପମାତ୍ରାରେ, ତାପମାତ୍ରା କୋଏଫିସିଏଣ୍ଟ୍ ବ୍ରେକଡାଉନ୍ ଭୋଲଟେଜକୁ ଯଥେଷ୍ଟ ପରିବର୍ତ୍ତନ କରିପାରିବ |ଉଦାହରଣ ସ୍ୱରୂପ, 600V ର ଭୋଲ୍ଟେଜ୍ ରେଟିଂ ସହିତ କିଛି N- ଚ୍ୟାନେଲ୍ MOSFET ଗୁଡ଼ିକର ଏକ ସକରାତ୍ମକ ତାପମାତ୍ରା କୋଏଫିସିଏଣ୍ଟ୍ ଅଛି |ଯେହେତୁ ସେମାନେ ସେମାନଙ୍କର ସର୍ବାଧିକ ଜଙ୍କସନ ତାପମାତ୍ରା ନିକଟକୁ ଆସନ୍ତି, ତାପମାତ୍ରା କୋଏଫିସିଏଣ୍ଟ୍ ଏହି MOSFET ଗୁଡ଼ିକୁ 650V MOSFET ପରି ବ୍ୟବହାର କରିଥାଏ |ଅନେକ MOSFET ବ୍ୟବହାରକାରୀଙ୍କ ଡିଜାଇନ୍ ନିୟମଗୁଡିକ 10% ରୁ 20% ପର୍ଯ୍ୟନ୍ତ ଏକ ଡିରେଟିଂ ଫ୍ୟାକ୍ଟର୍ ଆବଶ୍ୟକ କରେ |କେତେକ ଡିଜାଇନ୍ରେ, ପ୍ରକୃତ ବ୍ରେକଡାଉନ୍ ଭୋଲଟେଜ୍ 25 ° C ରେଟେଡ୍ ମୂଲ୍ୟଠାରୁ 5% ରୁ 10% ଅଧିକ ବୋଲି ବିଚାର କରି, ପ୍ରକୃତ ଡିଜାଇନ୍ରେ ଅନୁରୂପ ଉପଯୋଗୀ ଡିଜାଇନ୍ ମାର୍ଜିନ ଯୋଗ କରାଯିବ, ଯାହା ଡିଜାଇନ୍ ପାଇଁ ଅତ୍ୟନ୍ତ ଲାଭଦାୟକ ଅଟେ |MOSFET ଗୁଡ଼ିକର ସଠିକ୍ ଚୟନ ପାଇଁ ସମାନ ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ ହେଉଛି ଚାଳନା ପ୍ରକ୍ରିୟା ସମୟରେ ଗେଟ୍-ଉତ୍ସ ଭୋଲଟେଜ୍ VGS ର ଭୂମିକା ବୁ understanding ିବା |ଏହି ଭୋଲଟେଜ୍ ହେଉଛି ଭୋଲଟେଜ୍ ଯାହା ପ୍ରଦତ୍ତ ସର୍ବାଧିକ RDS (ଅନ୍) ଅବସ୍ଥାରେ MOSFET ର ସମ୍ପୂର୍ଣ୍ଣ ଚାଳନାକୁ ସୁନିଶ୍ଚିତ କରେ |ଏହି କାରଣରୁ ଅନ୍-ପ୍ରତିରୋଧ ସର୍ବଦା VGS ସ୍ତର ସହିତ ଜଡିତ, ଏବଂ ଏହି ଭୋଲଟେଜରେ ହିଁ ଡିଭାଇସ୍ ଟର୍ନ୍ ଅନ୍ ହୋଇପାରିବ |ଏକ ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ ଡିଜାଇନ୍ ଫଳାଫଳ ହେଉଛି ଯେ ଆପଣ RDS (ଅନ୍) ରେଟିଂ ହାସଲ କରିବା ପାଇଁ ବ୍ୟବହୃତ ସର୍ବନିମ୍ନ VGS ଠାରୁ କମ୍ ଭୋଲଟେଜ୍ ସହିତ MOSFET କୁ ସମ୍ପୂର୍ଣ୍ଣ ରୂପେ ଟର୍ନ୍ ଅନ୍ କରିପାରିବେ ନାହିଁ |ଉଦାହରଣ ସ୍ୱରୂପ, 3.3V ମାଇକ୍ରୋ କଣ୍ଟ୍ରୋଲର୍ ସହିତ ଏକ MOSFET କୁ ସମ୍ପୂର୍ଣ୍ଣ ଭାବରେ ଚଲାଇବା ପାଇଁ, ଆପଣ VGS = 2.5V କିମ୍ବା ତା’ଠାରୁ କମ୍ରେ MOSFET ଟର୍ନ୍ ଅନ୍ କରିବାକୁ ସମର୍ଥ ହେବା ଆବଶ୍ୟକ |
ଅନ୍-ପ୍ରତିରୋଧ, ଗେଟ୍ ଚାର୍ଜ, ଏବଂ "ଫିଗର ଅଫ୍ ମେରିଟ୍" |
ଏକ MOSFET ର ଅନ୍-ପ୍ରତିରୋଧ ସର୍ବଦା ଏକ କିମ୍ବା ଅଧିକ ଗେଟ୍-ଟୁ-ସୋର୍ସ ଭୋଲଟେଜରେ ନିର୍ଣ୍ଣୟ କରାଯାଏ |ସର୍ବାଧିକ RDS (ଅନ୍) ସୀମା ସାଧାରଣ ମୂଲ୍ୟଠାରୁ 20% ରୁ 50% ଅଧିକ ହୋଇପାରେ |RDS ର ସର୍ବାଧିକ ସୀମା ସାଧାରଣତ 25 25 ° C ର ଜଙ୍କସନ ତାପମାତ୍ରାରେ ମୂଲ୍ୟକୁ ସୂଚିତ କରେ |ଅଧିକ ତାପମାତ୍ରାରେ, ଚିତ୍ର 1 ରେ ଦେଖାଯାଇଥିବା ପରି RDS (ଅନ୍) 30% ରୁ 150% ବୃଦ୍ଧି ପାଇପାରେ, ଯେହେତୁ RDS (ଅନ) ତାପମାତ୍ରା ସହିତ ପରିବର୍ତ୍ତନ ହୁଏ ଏବଂ ସର୍ବନିମ୍ନ ପ୍ରତିରୋଧ ମୂଲ୍ୟ ନିଶ୍ଚିତ ହୋଇପାରିବ ନାହିଁ, RDS ଉପରେ ଆଧାରିତ କରେଣ୍ଟ ଚିହ୍ନଟ କରିବା ନୁହେଁ | ଏକ ଅତି ସଠିକ୍ ପଦ୍ଧତି |
ଚିତ୍ର 1 RDS (ଅନ୍) ସର୍ବାଧିକ ଅପରେଟିଂ ତାପମାତ୍ରାର 30% ରୁ 150% ପରିସର ମଧ୍ୟରେ ତାପମାତ୍ରା ସହିତ ବୃଦ୍ଧି ପାଇଥାଏ |
ଉଭୟ ଏନ-ଚ୍ୟାନେଲ ଏବଂ ପି-ଚ୍ୟାନେଲ MOSFET ପାଇଁ ଅନ-ପ୍ରତିରୋଧ ଅତ୍ୟନ୍ତ ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ |ବିଦ୍ୟୁତ୍ ଯୋଗାଣ ସୁଇଚ୍ କରିବାରେ, Qg ହେଉଛି N- ଚ୍ୟାନେଲ୍ MOSFET ଗୁଡିକ ପାଇଁ ବିଦ୍ୟୁତ୍ ଯୋଗାଣ ସୁଇଚ୍ କରିବାରେ ବ୍ୟବହୃତ ଏକ ପ୍ରମୁଖ ଚୟନ ମାନଦଣ୍ଡ କାରଣ Qg ସୁଇଚ୍ କ୍ଷତି ଉପରେ ପ୍ରଭାବ ପକାଇଥାଏ |ଏହି କ୍ଷତିର ଦୁଇଟି ପ୍ରଭାବ ଅଛି: ଗୋଟିଏ ହେଉଛି ସୁଇଚ୍ ସମୟ ଯାହା MOSFET କୁ ଅନ୍ ଏବଂ ଅଫ୍ କୁ ପ୍ରଭାବିତ କରେ |ଅନ୍ୟଟି ହେଉଛି ପ୍ରତ୍ୟେକ ସୁଇଚ୍ ପ୍ରକ୍ରିୟା ସମୟରେ ଗେଟ୍ କ୍ୟାପିଟାନ୍ସ ଚାର୍ଜ କରିବାକୁ ଆବଶ୍ୟକ ଶକ୍ତି |ଗୋଟିଏ କଥା ମନେ ରଖିବାକୁ ହେବ ଯେ Qg ଗେଟ୍-ଉତ୍ସ ଭୋଲଟେଜ୍ ଉପରେ ନିର୍ଭର କରେ, ଯଦିଓ କମ୍ Vgs ବ୍ୟବହାର କରିବା ଦ୍ୱାରା ସୁଇଚ୍ କ୍ଷତି କମିଯାଏ |ପ୍ରୟୋଗଗୁଡ଼ିକ ସୁଇଚ୍ କରିବାରେ ବ୍ୟବହାର ପାଇଁ ଉଦ୍ଦିଷ୍ଟ MOSFET ଗୁଡ଼ିକୁ ତୁଳନା କରିବାର ଏକ ଶୀଘ୍ର ଉପାୟ ଭାବରେ, ଡିଜାଇନର୍ମାନେ ଚାଳନା କ୍ଷତି ପାଇଁ RDS (ଅନ୍) ଏବଂ କ୍ଷତି ପରିବର୍ତ୍ତନ ପାଇଁ Qg କୁ ନେଇ ଏକକ ସୂତ୍ର ବ୍ୟବହାର କରନ୍ତି: RDS (ଅନ୍) xQg |ଏହି "ଫିଗର ଅଫ୍ ମେରିଟ୍" (FOM) ଡିଭାଇସର କାର୍ଯ୍ୟଦକ୍ଷତାକୁ ସାରାଂଶିତ କରେ ଏବଂ ସାଧାରଣ କିମ୍ବା ସର୍ବାଧିକ ମୂଲ୍ୟ ଅନୁଯାୟୀ MOSFET ଗୁଡ଼ିକୁ ତୁଳନା କରିବାକୁ ଅନୁମତି ଦିଏ |ଉପକରଣଗୁଡ଼ିକ ମଧ୍ୟରେ ଏକ ସଠିକ ତୁଳନା ନିଶ୍ଚିତ କରିବାକୁ, ଆପଣଙ୍କୁ ନିଶ୍ଚିତ କରିବାକୁ ପଡିବ ଯେ RDS (ଅନ୍) ଏବଂ Qg ପାଇଁ ସମାନ VGS ବ୍ୟବହୃତ ହୁଏ, ଏବଂ ସାଧାରଣ ଏବଂ ସର୍ବାଧିକ ମୂଲ୍ୟଗୁଡିକ ପ୍ରକାଶନରେ ମିଶ୍ରିତ ହୁଏ ନାହିଁ |ଲୋୟର FOM ଆପଣଙ୍କୁ ଆପ୍ଲିକେସନ୍ ସୁଇଚ୍ କରିବାରେ ଉନ୍ନତ କାର୍ଯ୍ୟଦକ୍ଷତା ଦେବ, କିନ୍ତୁ ଏହା ନିଶ୍ଚିତ ନୁହେଁ |ସର୍ବୋତ୍ତମ ତୁଳନାତ୍ମକ ଫଳାଫଳ କେବଳ ପ୍ରକୃତ ସର୍କିଟରେ ମିଳିପାରିବ, ଏବଂ କେତେକ କ୍ଷେତ୍ରରେ ପ୍ରତ୍ୟେକ MOSFET ପାଇଁ ସର୍କିଟ୍କୁ ସୂକ୍ଷ୍ମ ଭାବରେ ସଜାଡ଼ିବା ଆବଶ୍ୟକ ହୋଇପାରେ |ବିଭିନ୍ନ ପରୀକ୍ଷଣ ଅବସ୍ଥା ଉପରେ ଆଧାର କରି ରେଟେଡ୍ କରେଣ୍ଟ୍ ଏବଂ ପାୱାର୍ ଡିସିପେସନ୍, ଅଧିକାଂଶ MOSFET ଗୁଡ଼ିକର ଡାଟା ସିଟ୍ ରେ ଗୋଟିଏ କିମ୍ବା ଅଧିକ କ୍ରମାଗତ ଡ୍ରେନ୍ ସ୍ରୋଣ୍ଟ ଅଛି |ରେଟିଂ ନିର୍ଦ୍ଦିଷ୍ଟ କେସ୍ ତାପମାତ୍ରାରେ ଅଛି (ଯଥା TC = 25 ° C), କିମ୍ବା ପରିବେଶ ତାପମାତ୍ରା (ଯଥା TA = 25 ° C) କି ନାହିଁ ତାହା ଜାଣିବା ପାଇଁ ଆପଣ ତଥ୍ୟ ସିଟ୍ କୁ ଭଲ ଭାବରେ ଦେଖିବାକୁ ଚାହିଁବେ |ଏହି ମୂଲ୍ୟଗୁଡ଼ିକ ମଧ୍ୟରୁ କେଉଁଟି ଅଧିକ ପ୍ରାସଙ୍ଗିକ ତାହା ଉପକରଣ ବ characteristics ଶିଷ୍ଟ୍ୟ ଏବଂ ପ୍ରୟୋଗ ଉପରେ ନିର୍ଭର କରିବ (ଚିତ୍ର 2 ଦେଖନ୍ତୁ) |
ଚିତ୍ର 2 ସମସ୍ତ ସଂପୂର୍ଣ୍ଣ ସର୍ବାଧିକ ସାମ୍ପ୍ରତିକ ଏବଂ ଶକ୍ତି ମୂଲ୍ୟ ହେଉଛି ପ୍ରକୃତ ତଥ୍ୟ |
ହ୍ୟାଣ୍ଡହେଲ୍ଡ ଡିଭାଇସରେ ବ୍ୟବହୃତ ଛୋଟ ଭୂପୃଷ୍ଠ ମାଉଣ୍ଟ ଉପକରଣଗୁଡ଼ିକ ପାଇଁ, ସବୁଠାରୁ ପ୍ରାସଙ୍ଗିକ ସାମ୍ପ୍ରତିକ ସ୍ତର ହୋଇପାରେ ଯେ 70 ° C ର ପରିବେଶ ତାପମାତ୍ରାରେ |ଉତ୍ତାପ ସିଙ୍କ ଏବଂ ବାଧ୍ୟତାମୂଳକ ବାୟୁ ଥଣ୍ଡା ସହିତ ବୃହତ ଯନ୍ତ୍ରପାତି ପାଇଁ, TA = 25 at ରେ ବର୍ତ୍ତମାନର ସ୍ତର ପ୍ରକୃତ ପରିସ୍ଥିତିର ନିକଟତର ହୋଇପାରେ |କିଛି ଡିଭାଇସ୍ ପାଇଁ, ପ୍ୟାକେଜ୍ ସୀମା ଅପେକ୍ଷା ଡାଏ ଏହାର ସର୍ବାଧିକ ଜଙ୍କସନ ତାପମାତ୍ରାରେ ଅଧିକ କରେଣ୍ଟ ପରିଚାଳନା କରିପାରିବ |କିଛି ଡାଟା ସିଟ୍ ରେ, ଏହି "ମର-ସୀମିତ" ସାମ୍ପ୍ରତିକ ସ୍ତର ହେଉଛି "ପ୍ୟାକେଜ୍-ସୀମିତ" ସାମ୍ପ୍ରତିକ ସ୍ତରକୁ ଅତିରିକ୍ତ ସୂଚନା, ଯାହା ଆପଣଙ୍କୁ ମୃତ୍ୟୁର ଦୃ ust ତା ବିଷୟରେ ଧାରଣା ଦେଇପାରେ |ସମାନ ଧ୍ୟାନ କ୍ରମାଗତ ଶକ୍ତି ବିସ୍ତାର ପାଇଁ ପ୍ରଯୁଜ୍ୟ, ଯାହା କେବଳ ତାପମାତ୍ରା ଉପରେ ନୁହେଁ ବରଂ ସମୟ ଉପରେ ମଧ୍ୟ ନିର୍ଭର କରେ |TA = 70 at ରେ 10 ସେକେଣ୍ଡ ପାଇଁ PD = 4W ରେ କ୍ରମାଗତ ଭାବରେ କାର୍ଯ୍ୟ କରୁଥିବା ଏକ ଉପକରଣ କଳ୍ପନା କରନ୍ତୁ |MOSFET ପ୍ୟାକେଜ୍ ଉପରେ ଆଧାର କରି କ’ଣ ଏକ “କ୍ରମାଗତ” ସମୟ ଅବଧି ଭିନ୍ନ ହେବ, ତେଣୁ ଆପଣ 10 ସେକେଣ୍ଡ, 100 ସେକେଣ୍ଡ, କିମ୍ବା 10 ମିନିଟ୍ ପରେ ବିଦ୍ୟୁତ୍ ବିସ୍ତାର କିପରି ଦେଖାଯାଉଛି ତାହା ଦେଖିବା ପାଇଁ ଆପଣ ଡାଟାସିଟ୍ ରୁ ସାଧାରଣ ତାପଜ କ୍ଷଣସ୍ଥାୟୀ ପ୍ରତିରୋଧ ପ୍ଲଟ୍ ବ୍ୟବହାର କରିବାକୁ ଚାହିଁବେ | ।ଚିତ୍ର 3 ରେ ଦେଖାଯାଇଥିବା ପରି, 10 ସେକେଣ୍ଡର ନାଡ ପରେ ଏହି ବିଶେଷ ଉପକରଣର ତାପଜ ପ୍ରତିରୋଧକ କୋଏଫିସିଣ୍ଟେଣ୍ଟ ପ୍ରାୟ 0.33 ଅଟେ, ଅର୍ଥାତ୍ ପ୍ରାୟ 10 ମିନିଟ୍ ପରେ ପ୍ୟାକେଜ୍ ଥର୍ମାଲ୍ ସାଚୁଚରେସନ୍ରେ ପହଞ୍ଚିବା ପରେ ଡିଭାଇସର ଉତ୍ତାପ ବିସ୍ତାର କ୍ଷମତା 4W ପରିବର୍ତ୍ତେ ମାତ୍ର 1.33W ଅଟେ | ।ଯଦିଓ ଉପକରଣର ଉତ୍ତାପ ବିସ୍ତାର କ୍ଷମତା ଭଲ ଥଣ୍ଡା ସମୟରେ ପ୍ରାୟ 2W ରେ ପହଞ୍ଚିପାରେ |
ଚିତ୍ର 3 MOSFET ର ତାପଜ ପ୍ରତିରୋଧ ଯେତେବେଳେ ଶକ୍ତି ନାଡ ପ୍ରୟୋଗ ହୁଏ |
ବାସ୍ତବରେ, ଆମେ କିପରି ଚାରୋଟି ସୋପାନରେ MOSFET ବାଛିବେ ତାହା ଭାଗ କରିପାରିବା |
ପ୍ରଥମ ପଦକ୍ଷେପ: N ଚ୍ୟାନେଲ କିମ୍ବା P ଚ୍ୟାନେଲ ବାଛନ୍ତୁ |
ଆପଣଙ୍କ ଡିଜାଇନ୍ ପାଇଁ ସଠିକ୍ ଉପକରଣ ବାଛିବାରେ ପ୍ରଥମ ପଦକ୍ଷେପ ହେଉଛି ଏକ N- ଚ୍ୟାନେଲ୍ କିମ୍ବା P- ଚ୍ୟାନେଲ୍ MOSFET ବ୍ୟବହାର କରାଯିବ କି ନାହିଁ ତାହା ସ୍ଥିର କରିବା |ଏକ ସାଧାରଣ ଶକ୍ତି ପ୍ରୟୋଗରେ, ଯେତେବେଳେ ଏକ MOSFET ଭୂମି ସହିତ ସଂଯୁକ୍ତ ହୋଇଥାଏ ଏବଂ ଭାର ମେନ୍ ଭୋଲଟେଜ୍ ସହିତ ସଂଯୁକ୍ତ ହୋଇଥାଏ, MOSFET ନିମ୍ନ-ପାର୍ଶ୍ୱ ସୁଇଚ୍ ଗଠନ କରେ |ଲୋ-ସାଇଡ୍ ସୁଇଚ୍ ରେ, ଡିଭାଇସ୍ ବନ୍ଦ କିମ୍ବା ଅନ୍ କରିବା ପାଇଁ ଆବଶ୍ୟକ ଭୋଲଟେଜ୍ ବିଷୟରେ ବିଚାର ହେତୁ N- ଚ୍ୟାନେଲ MOSFET ଗୁଡିକ ବ୍ୟବହାର କରାଯିବା ଉଚିତ |ଯେତେବେଳେ MOSFET ବସ୍ ସହିତ ସଂଯୁକ୍ତ ଏବଂ ଭୂମିରେ ଲୋଡ୍ ହୁଏ, ଏକ ଉଚ୍ଚ ପାର୍ଶ୍ୱ ସୁଇଚ୍ ବ୍ୟବହୃତ ହୁଏ |ପି-ଚ୍ୟାନେଲ୍ MOSFET ଗୁଡିକ ସାଧାରଣତ this ଏହି ଟପୋଲୋଜିରେ ବ୍ୟବହୃତ ହୁଏ, ଯାହା ଭୋଲଟେଜ୍ ଡ୍ରାଇଭ୍ ବିଚାର ହେତୁ ମଧ୍ୟ ହୋଇଥାଏ |ଆପଣଙ୍କର ଅନୁପ୍ରୟୋଗ ପାଇଁ ସଠିକ୍ ଉପକରଣ ବାଛିବା ପାଇଁ, ଆପଣଙ୍କୁ ଡିଭାଇସ୍ ଚଲାଇବା ପାଇଁ ଆବଶ୍ୟକ ଭୋଲଟେଜ୍ ଏବଂ ଆପଣଙ୍କ ଡିଜାଇନ୍ରେ ଏହା କରିବାର ସହଜ ଉପାୟ ନିର୍ଣ୍ଣୟ କରିବାକୁ ପଡିବ |ପରବର୍ତ୍ତୀ ପଦକ୍ଷେପ ହେଉଛି ଆବଶ୍ୟକ ଭୋଲଟେଜ୍ ମୂଲ୍ୟାୟନ ନିର୍ଣ୍ଣୟ କରିବା, କିମ୍ବା ଡିଭାଇସ୍ ପ୍ରତିରୋଧ କରିପାରିବ ସର୍ବାଧିକ ଭୋଲଟେଜ୍ |ଭୋଲଟେଜ୍ ରେଟିଂ ଯେତେ ଅଧିକ, ଉପକରଣର ମୂଲ୍ୟ ଅଧିକ |ବ୍ୟବହାରିକ ଅଭିଜ୍ଞତା ଅନୁଯାୟୀ, ରେଟେଡ୍ ଭୋଲଟେଜ୍ ମେନ୍ ଭୋଲଟେଜ୍ କିମ୍ବା ବସ୍ ଭୋଲଟେଜ୍ ଠାରୁ ଅଧିକ ହେବା ଉଚିତ |ଏହା ପର୍ଯ୍ୟାପ୍ତ ସୁରକ୍ଷା ଯୋଗାଇବ ଯାହା ଦ୍ M ାରା MOSFET ବିଫଳ ହେବ ନାହିଁ |ଏକ MOSFET ଚୟନ କରିବାବେଳେ, ସର୍ବାଧିକ ଭୋଲଟେଜ୍ ନିର୍ଣ୍ଣୟ କରିବା ଆବଶ୍ୟକ ଯାହାକି ଡ୍ରେନ୍ ଠାରୁ ଉତ୍ସ ପର୍ଯ୍ୟନ୍ତ ଅର୍ଥାତ୍ ସର୍ବାଧିକ VDS କୁ ସହ୍ୟ କରାଯାଇପାରିବ |ଏହା ଜାଣିବା ଜରୁରୀ ଯେ ଏକ MOSFET ସର୍ବାଧିକ ଭୋଲଟେଜ୍ ତାପମାତ୍ରା ସହିତ ପରିବର୍ତ୍ତନକୁ ସହ୍ୟ କରିପାରିବ |ଡିଜାଇନର୍ମାନେ ନିଶ୍ଚିତ ଭାବରେ ସମଗ୍ର ଅପରେଟିଂ ତାପମାତ୍ରା ପରିସର ଉପରେ ଭୋଲଟେଜ୍ ପରିବର୍ତ୍ତନଗୁଡିକ ପରୀକ୍ଷା କରିବେ |ସର୍କିଟ୍ ବିଫଳ ହେବ ନାହିଁ ନିଶ୍ଚିତ କରିବାକୁ ରେଟେଡ୍ ଭୋଲଟେଜ୍ ନିଶ୍ଚିତ ଭାବରେ ଏହି ପରିବର୍ତ୍ତନ ପରିସରକୁ କଭର୍ କରିବାକୁ ଯଥେଷ୍ଟ ମାର୍ଜିନ୍ ରହିବା ଆବଶ୍ୟକ |ଅନ୍ୟାନ୍ୟ ସୁରକ୍ଷା କାରକ ଯାହା ଡିଜାଇନ୍ ଇଞ୍ଜିନିୟର୍ମାନଙ୍କୁ ବିଚାର କରିବାକୁ ପଡିବ, ମୋଟର କିମ୍ବା ଟ୍ରାନ୍ସଫର୍ମର ପରି ଇଲେକ୍ଟ୍ରୋନିକ୍ସ ସୁଇଚ୍ ଦ୍ୱାରା ପ୍ରେରିତ ଭୋଲଟେଜ୍ ଟ୍ରାନଜିଜାଣ୍ଟ ଅନ୍ତର୍ଭୁକ୍ତ |ବିଭିନ୍ନ ପ୍ରୟୋଗଗୁଡ଼ିକ ପାଇଁ ରେଟେଡ୍ ଭୋଲଟେଜ୍ ଭିନ୍ନ ହୋଇଥାଏ;ସାଧାରଣତ ,, ପୋର୍ଟେବଲ୍ ଡିଭାଇସ୍ ପାଇଁ 20V, FPGA ଶକ୍ତି ଯୋଗାଣ ପାଇଁ 20-30V ଏବଂ 85-220VAC ପ୍ରୟୋଗଗୁଡ଼ିକ ପାଇଁ 450-600V |
ପଦାଙ୍କ 2: ରେଟେଡ୍ କରେଣ୍ଟ୍ ନିର୍ଣ୍ଣୟ କରନ୍ତୁ |
ଦ୍ୱିତୀୟ ପଦକ୍ଷେପ ହେଉଛି MOSFET ର ସାମ୍ପ୍ରତିକ ମୂଲ୍ୟାୟନ ବାଛିବା |ସର୍କିଟ୍ ବିନ୍ୟାସ ଉପରେ ନିର୍ଭର କରି, ଏହି ରେଟେଡ୍ କରେଣ୍ଟ୍ ସର୍ବାଧିକ କରେଣ୍ଟ୍ ହେବା ଉଚିତ ଯାହା ଭାର ସମସ୍ତ ପରିସ୍ଥିତିରେ ସହ୍ୟ କରିପାରିବ |ଭୋଲଟେଜ୍ ପରିସ୍ଥିତି ପରି, ଡିଜାଇନର୍ ନିଶ୍ଚିତ କରିବାକୁ ପଡିବ ଯେ ମନୋନୀତ MOSFET ଏହି ସାମ୍ପ୍ରତିକ ମୂଲ୍ୟାୟନକୁ ସହ୍ୟ କରିପାରିବ, ଯଦିଓ ସିଷ୍ଟମ୍ ସାମ୍ପ୍ରତିକ ସ୍ପାଇକ୍ ସୃଷ୍ଟି କରେ |ବିବେଚନା କରାଯାଉଥିବା ଦୁଇଟି ସାମ୍ପ୍ରତିକ ଅବସ୍ଥା ହେଉଛି କ୍ରମାଗତ ମୋଡ୍ ଏବଂ ନାଡ ସ୍ପାଇକ୍ |କ୍ରମାଗତ ଚାଳନା ମୋଡ୍ ରେ, MOSFET ଏକ ସ୍ଥିର ସ୍ଥିତିରେ ଅଛି, ଯେଉଁଠାରେ ଡିଭାଇସ୍ ମାଧ୍ୟମରେ କ୍ରମାଗତ ଭାବରେ ପ୍ରବାହିତ ହେଉଛି |ଏକ ପଲ୍ସ ସ୍ପାଇକ୍ ଡିଭାଇସ୍ ଦେଇ ପ୍ରବାହିତ ଏକ ବୃହତ ବୃଦ୍ଧି (କିମ୍ବା ସ୍ପାଇକ୍ କରେଣ୍ଟ୍) କୁ ବୁ .ାଏ |ଥରେ ଏହି ସର୍ତ୍ତଗୁଡିକରେ ସର୍ବାଧିକ କରେଣ୍ଟ ସ୍ଥିର ହୋଇଗଲେ, ଏହା କେବଳ ଏକ ଉପକରଣ ବାଛିବା ଯାହାକି ଏହି ସର୍ବାଧିକ କରେଣ୍ଟକୁ ପରିଚାଳନା କରିପାରିବ |ରେଟେଡ୍ କରେଣ୍ଟ୍ ଚୟନ କରିବା ପରେ, ଚାଳନା କ୍ଷତି ମଧ୍ୟ ଗଣନା କରାଯିବା ଆବଶ୍ୟକ |ପ୍ରକୃତ ପରିସ୍ଥିତିରେ, MOSFET ଏକ ଆଦର୍ଶ ଉପକରଣ ନୁହେଁ କାରଣ ଚାଳନା ପ୍ରକ୍ରିୟା ସମୟରେ ବ electrical ଦୁତିକ ଶକ୍ତି କ୍ଷୟ ହୋଇଥାଏ, ଯାହାକୁ କଣ୍ଡକ୍ଟେସନ୍ କ୍ଷତି କୁହାଯାଏ |ଏକ MOSFET ଏକ ପରିବର୍ତ୍ତନଶୀଳ ପ୍ରତିରୋଧକ ପରି ଆଚରଣ କରେ ଯେତେବେଳେ "ଅନ୍", ଯାହା ଡିଭାଇସର RDS (ON) ଦ୍ୱାରା ନିର୍ଣ୍ଣୟ କରାଯାଏ ଏବଂ ତାପମାତ୍ରା ସହିତ ଯଥେଷ୍ଟ ପରିବର୍ତ୍ତନ ହୁଏ |ଉପକରଣର ଶକ୍ତି କ୍ଷୟ Iload2 × RDS (ON) ଦ୍ୱାରା ଗଣନା କରାଯାଇପାରେ |ଯେହେତୁ ତାପମାତ୍ରା ସହିତ ଅନ୍-ପ୍ରତିରୋଧ ପରିବର୍ତ୍ତନ ହୁଏ, ଶକ୍ତି ହ୍ରାସ ମଧ୍ୟ ଆନୁପାତିକ ଭାବରେ ପରିବର୍ତ୍ତନ ହେବ |MOSFET ରେ ପ୍ରୟୋଗ ହୋଇଥିବା ଭୋଲଟେଜ୍ VGS ଯେତେ ଅଧିକ, RDS (ON) ଛୋଟ ହେବ;ଅପରପକ୍ଷେ, RDS (ON) ଅଧିକ ହେବ |ସିଷ୍ଟମ୍ ଡିଜାଇନର୍ ପାଇଁ, ସିଷ୍ଟମ୍ ଭୋଲଟେଜ୍ ଉପରେ ନିର୍ଭର କରି ଟ୍ରେଡ୍ ଅଫ୍ ଆସେ |ପୋର୍ଟେବଲ୍ ଡିଜାଇନ୍ ପାଇଁ, ଲୋ ଭୋଲଟେଜ୍ ବ୍ୟବହାର କରିବା ସହଜ (ଏବଂ ଅଧିକ ସାଧାରଣ) ହୋଇଥିବାବେଳେ ଶିଳ୍ପ ଡିଜାଇନ୍ ପାଇଁ ଉଚ୍ଚ ଭୋଲ୍ଟେଜ୍ ବ୍ୟବହାର କରାଯାଇପାରିବ |ଧ୍ୟାନ ଦିଅନ୍ତୁ ଯେ RDS (ON) ପ୍ରତିରୋଧ କରେଣ୍ଟ ସହିତ ସାମାନ୍ୟ ବୃଦ୍ଧି ପାଇବ |ନିର୍ମାତା ଦ୍ provided ାରା ପ୍ରଦାନ କରାଯାଇଥିବା ବ technical ଷୟିକ ତଥ୍ୟ ଶୀଟ୍ ରେ RDS (ON) ପ୍ରତିରୋଧକର ବିଭିନ୍ନ ବ electrical ଦୁତିକ ପାରାମିଟରରେ ପରିବର୍ତ୍ତନ ଦେଖିବାକୁ ମିଳେ |ଉପକରଣର ବ characteristics ଶିଷ୍ଟ୍ୟ ଉପରେ ଟେକ୍ନୋଲୋଜିର ଏକ ମହତ୍ impact ପୂର୍ଣ୍ଣ ପ୍ରଭାବ ରହିଛି, କାରଣ ସର୍ବାଧିକ VDS ବୃଦ୍ଧି କରିବା ସମୟରେ କିଛି ଟେକ୍ନୋଲୋଜି RDS (ON) କୁ ବ to ାଇଥାଏ |ଏହିପରି ଏକ ଟେକ୍ନୋଲୋଜି ପାଇଁ, ଯଦି ଆପଣ VDS ଏବଂ RDS (ON) କୁ ହ୍ରାସ କରିବାକୁ ଇଚ୍ଛା କରନ୍ତି, ତେବେ ଆପଣଙ୍କୁ ଚିପ୍ ଆକାର ବ increase ାଇବାକୁ ପଡିବ, ଯାହାଦ୍ୱାରା ମେଳ ଖାଉଥିବା ପ୍ୟାକେଜ୍ ଆକାର ଏବଂ ଆନୁଷଙ୍ଗିକ ବିକାଶ ଖର୍ଚ୍ଚ ବ increasing ଼ିବ |ଶିଳ୍ପରେ ଚିପ୍ ଆକାରର ବୃଦ୍ଧିକୁ ନିୟନ୍ତ୍ରଣ କରିବାକୁ ଚେଷ୍ଟା କରୁଥିବା ଅନେକ ଟେକ୍ନୋଲୋଜି ଅଛି, ସେଥିମଧ୍ୟରୁ ଚ୍ୟାନେଲ ଏବଂ ଚାର୍ଜ ସନ୍ତୁଳନ ପ୍ରଯୁକ୍ତିବିଦ୍ୟା |ଟ୍ରାଞ୍ଚ ଟେକ୍ନୋଲୋଜିରେ, ଏକ ଗଭୀର ଖାଲ ୱେଫରରେ ସନ୍ନିବେଶିତ ହୋଇଛି, ସାଧାରଣତ low କମ୍ ଭୋଲଟେଜ୍ ପାଇଁ ସଂରକ୍ଷିତ, ଅନ୍-ପ୍ରତିରୋଧ RDS (ON) କୁ ହ୍ରାସ କରିବାକୁ |RDS (ON) ଉପରେ ସର୍ବାଧିକ VDS ର ପ୍ରଭାବକୁ ହ୍ରାସ କରିବାକୁ, ବିକାଶ ପ୍ରକ୍ରିୟାରେ ଏକ ଏପିଟାକ୍ସିଆଲ୍ ବୃଦ୍ଧି ସ୍ତମ୍ଭ / ଏଚିଂ ସ୍ତମ୍ଭ ପ୍ରକ୍ରିୟା ବ୍ୟବହାର କରାଯାଇଥିଲା |ଉଦାହରଣ ସ୍ୱରୂପ, ଫେୟାରଚିଲ୍ଡ ସେମିକଣ୍ଡକ୍ଟର ସୁପରଫେଟ ନାମକ ଏକ ଟେକ୍ନୋଲୋଜି ବିକଶିତ କରିଛି ଯାହା RDS (ON) ହ୍ରାସ ପାଇଁ ଅତିରିକ୍ତ ଉତ୍ପାଦନ ପଦକ୍ଷେପ ଯୋଗ କରିଥାଏ |RDS (ON) ଉପରେ ଏହି ଧ୍ୟାନ ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ କାରଣ ଏକ ମାନକ MOSFET ର ବ୍ରେକଡାଉନ୍ ଭୋଲଟେଜ୍ ବ increases ଼ିବା ସହିତ RDS (ON) ଦ୍ରୁତ ଗତିରେ ବ increases ିଥାଏ ଏବଂ ମୃତ୍ୟୁ ଆକାରରେ ବୃଦ୍ଧି ଘଟାଏ |SuperFET ପ୍ରକ୍ରିୟା RDS (ON) ଏବଂ ୱେଫର୍ ସାଇଜ୍ ମଧ୍ୟରେ ଥିବା ସୂକ୍ଷ୍ମ ସମ୍ପର୍କକୁ ଏକ ର ar ଖ୍ୟ ସମ୍ପର୍କରେ ପରିବର୍ତ୍ତନ କରେ |ଏହି ଉପାୟରେ, ସୁପରଏଫ୍ ଡିଭାଇସ୍ 600V ପର୍ଯ୍ୟନ୍ତ ବ୍ରେକଡାଉନ୍ ଭୋଲଟେଜ୍ ସହିତ ଛୋଟ ଡାଏ ଆକାରରେ ଆଦର୍ଶ ନିମ୍ନ RDS (ON) ହାସଲ କରିପାରିବ |ଫଳାଫଳ ହେଉଛି ୱେଫର୍ ଆକାର 35% ପର୍ଯ୍ୟନ୍ତ ହ୍ରାସ କରାଯାଇପାରେ |ଶେଷ ଉପଭୋକ୍ତାମାନଙ୍କ ପାଇଁ, ଏହାର ଅର୍ଥ ପ୍ୟାକେଜ୍ ଆକାରରେ ଏକ ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ ହ୍ରାସ |
ତୃତୀୟ ପଦକ୍ଷେପ: ଥର୍ମାଲ୍ ଆବଶ୍ୟକତା ସ୍ଥିର କରନ୍ତୁ |
MOSFET ବାଛିବାରେ ପରବର୍ତ୍ତୀ ପଦକ୍ଷେପ ହେଉଛି ସିଷ୍ଟମର ତାପଜ ଆବଶ୍ୟକତା ଗଣନା କରିବା |ଡିଜାଇନର୍ମାନେ ଦୁଇଟି ଭିନ୍ନ ପରିସ୍ଥିତି, ସବୁଠାରୁ ଖରାପ ପରିସ୍ଥିତି ଏବଂ ବାସ୍ତବ-ବିଶ୍ୱ ପରିସ୍ଥିତିକୁ ବିଚାର କରିବା ଆବଶ୍ୟକ |ଖରାପ ପରିସ୍ଥିତି ଗଣନା ଫଳାଫଳ ବ୍ୟବହାର କରିବାକୁ ପରାମର୍ଶ ଦିଆଯାଇଛି, କାରଣ ଏହି ଫଳାଫଳ ଏକ ବୃହତ ସୁରକ୍ଷା ମାର୍ଜିନ ପ୍ରଦାନ କରିଥାଏ ଏବଂ ନିଶ୍ଚିତ କରେ ଯେ ସିଷ୍ଟମ ବିଫଳ ହେବ ନାହିଁ |କିଛି ମାପ ତଥ୍ୟ ମଧ୍ୟ ଅଛି ଯାହା MOSFET ଡାଟା ସିଟ୍ ଉପରେ ଧ୍ୟାନ ଆବଶ୍ୟକ କରେ |ଯେପରିକି ପ୍ୟାକେଜ୍ ଡିଭାଇସ୍ ଏବଂ ପରିବେଶର ସେମିକଣ୍ଡକ୍ଟର ଜଙ୍କସନ ମଧ୍ୟରେ ତାପଜ ପ୍ରତିରୋଧ, ଏବଂ ସର୍ବାଧିକ ଜଙ୍କସନ ତାପମାତ୍ରା |ଡିଭାଇସର ଜଙ୍କସନ ତାପମାତ୍ରା ସର୍ବାଧିକ ପରିବେଶ ତାପମାତ୍ରା ସହିତ ତାପଜ ପ୍ରତିରୋଧ ଏବଂ ଶକ୍ତି ବିସ୍ତାରର ଉତ୍ପାଦ ସହିତ ସମାନ (ଜଙ୍କସନ ତାପମାତ୍ରା = ସର୍ବାଧିକ ପରିବେଶ ତାପମାତ୍ରା + [ତାପଜ ପ୍ରତିରୋଧ × ଶକ୍ତି ବିସ୍ତାର]) |ଏହି ସମୀକରଣ ଅନୁଯାୟୀ, ସିଷ୍ଟମର ସର୍ବାଧିକ ଶକ୍ତି ବିସର୍ଜନ ସମାଧାନ ହୋଇପାରିବ, ଯାହା ସଂଜ୍ଞା ଅନୁଯାୟୀ I2 × RDS (ON) ସହିତ ସମାନ |ଯେହେତୁ ଡିଜାଇନର୍ ସର୍ବାଧିକ କରେଣ୍ଟ ନିର୍ଣ୍ଣୟ କରିଛନ୍ତି ଯାହା ଡିଭାଇସ୍ ଦେଇ ଯିବ, RDS (ON) କୁ ବିଭିନ୍ନ ତାପମାତ୍ରାରେ ଗଣନା କରାଯାଇପାରିବ |ସୂଚନାଯୋଗ୍ୟ ଯେ ସରଳ ତାପଜ ମଡେଲ ସହିତ କାରବାର କରିବାବେଳେ, ଡିଜାଇନର୍ମାନେ ସେମିକଣ୍ଡକ୍ଟର ଜଙ୍କସନ / ଡିଭାଇସ୍ କେସ୍ ଏବଂ କେସ୍ / ପରିବେଶର ତାପଜ କ୍ଷମତାକୁ ମଧ୍ୟ ବିଚାର କରିବା ଆବଶ୍ୟକ;ଏହା ଆବଶ୍ୟକ କରେ ଯେ ମୁଦ୍ରିତ ସର୍କିଟ ବୋର୍ଡ ଏବଂ ପ୍ୟାକେଜ୍ ତୁରନ୍ତ ଗରମ ହେବ ନାହିଁ |ଆଭାଲଚେନ୍ ବ୍ରେକଡାଉନ୍ ଅର୍ଥ ହେଉଛି ସେମିକଣ୍ଡକ୍ଟର ଉପକରଣରେ ଥିବା ଓଲଟା ଭୋଲଟେଜ୍ ସର୍ବାଧିକ ମୂଲ୍ୟ ଅତିକ୍ରମ କରେ ଏବଂ ଡିଭାଇସରେ କରେଣ୍ଟ ବ to ାଇବା ପାଇଁ ଏକ ଶକ୍ତିଶାଳୀ ବ electric ଦ୍ୟୁତିକ କ୍ଷେତ୍ର ସୃଷ୍ଟି କରେ |ଏହି କରେଣ୍ଟ ଶକ୍ତି ବିସ୍ତାର କରିବ, ଉପକରଣର ତାପମାତ୍ରା ବୃଦ୍ଧି କରିବ ଏବଂ ସମ୍ଭବତ the ଉପକରଣକୁ ନଷ୍ଟ କରିବ |ସେମିକଣ୍ଡକ୍ଟର କମ୍ପାନୀଗୁଡିକ ଡିଭାଇସରେ ଆଭାଲାନ୍ସ ପରୀକ୍ଷା କରିବେ, ସେମାନଙ୍କର ଆଭାଲାନ୍ସ ଭୋଲଟେଜ ଗଣନା କରିବେ କିମ୍ବା ଡିଭାଇସର ଦୃ ust ତା ପରୀକ୍ଷା କରିବେ |ରେଟେଡ୍ ଆଭାଲାନ୍ସ ଭୋଲଟେଜ୍ ଗଣନା ପାଇଁ ଦୁଇଟି ପଦ୍ଧତି ଅଛି;ଗୋଟିଏ ହେଉଛି ପରିସଂଖ୍ୟାନ ପଦ୍ଧତି ଏବଂ ଅନ୍ୟଟି ହେଉଛି ତାପଜ ଗଣନା |ଥର୍ମାଲ୍ ଗଣନା ବହୁଳ ଭାବରେ ବ୍ୟବହୃତ ହୁଏ କାରଣ ଏହା ଅଧିକ ବ୍ୟବହାରିକ |ଅନେକ କମ୍ପାନୀ ସେମାନଙ୍କର ଡିଭାଇସ୍ ପରୀକ୍ଷଣର ବିବରଣୀ ପ୍ରଦାନ କରିଛନ୍ତି |ଉଦାହରଣ ସ୍ୱରୂପ, ଫେୟାରଚିଲ୍ଡ ସେମିକଣ୍ଡକ୍ଟର “ପାୱାର MOSFET ଆଭାଲଚେନ୍ ଗାଇଡଲାଇନ” ପ୍ରଦାନ କରିଥାଏ (ପାୱାର MOSFET ଆଭାଲଚେନ୍ ଗାଇଡଲାଇନ-ଫେୟାରଚିଲ୍ଡ ୱେବସାଇଟରୁ ଡାଉନଲୋଡ୍ ହୋଇପାରିବ) |କମ୍ପ୍ୟୁଟିଂ ବ୍ୟତୀତ, ଟେକ୍ନୋଲୋଜିରେ ମଧ୍ୟ ବାଘ ପ୍ରଭାବ ଉପରେ ଏକ ବଡ଼ ପ୍ରଭାବ ପଡିଥାଏ |ଉଦାହରଣ ସ୍ .ରୁପ, ମୃତ୍ୟୁ ଆକାରର ବୃଦ୍ଧି ବାଘ ପ୍ରତିରୋଧକୁ ବ increases ାଇଥାଏ ଏବଂ ଶେଷରେ ଉପକରଣର ଦୃ ust ତାକୁ ବ increases ାଇଥାଏ |ଶେଷ ଉପଭୋକ୍ତାମାନଙ୍କ ପାଇଁ, ଏହାର ଅର୍ଥ ହେଉଛି ସିଷ୍ଟମରେ ବଡ଼ ପ୍ୟାକେଜ୍ ବ୍ୟବହାର କରିବା |
ପଦାଙ୍କ 4: ସୁଇଚ୍ କାର୍ଯ୍ୟଦକ୍ଷତା ନିର୍ଣ୍ଣୟ କରନ୍ତୁ |
MOSFET ଚୟନ କରିବାର ଅନ୍ତିମ ପଦକ୍ଷେପ ହେଉଛି MOSFET ର ସୁଇଚ୍ କାର୍ଯ୍ୟଦକ୍ଷତା ନିର୍ଣ୍ଣୟ କରିବା |ସେଠାରେ ଅନେକ ପାରାମିଟର ଅଛି ଯାହାକି ସୁଇଚ୍ କାର୍ଯ୍ୟଦକ୍ଷତାକୁ ପ୍ରଭାବିତ କରିଥାଏ, କିନ୍ତୁ ସବୁଠାରୁ ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ ହେଉଛି ଗେଟ୍ / ଡ୍ରେନ୍, ଗେଟ୍ / ଉତ୍ସ ଏବଂ ଡ୍ରେନ୍ / ଉତ୍ସ କ୍ୟାପିଟାନ୍ସ |ଏହି କ୍ୟାପେସିଟରଗୁଡ଼ିକ ଡିଭାଇସରେ ସୁଇଚ୍ କ୍ଷତି ସୃଷ୍ଟି କରେ କାରଣ ସେମାନେ ପ୍ରତ୍ୟେକ ଥର ସୁଇଚ୍ କଲେ ଚାର୍ଜ କରାଯାଏ |ତେଣୁ MOSFET ର ସୁଇଚ୍ ସ୍ପିଡ୍ ହ୍ରାସ ହେଲା, ଏବଂ ଡିଭାଇସ୍ ଦକ୍ଷତା ମଧ୍ୟ ହ୍ରାସ ହେଲା |ସୁଇଚ୍ କରିବା ସମୟରେ ଏକ ଡିଭାଇସରେ ସମୁଦାୟ କ୍ଷତି ଗଣନା କରିବାକୁ, ଡିଜାଇନର୍ ଟର୍ନ୍ ଅନ୍ (ଇନ୍) ସମୟରେ କ୍ଷତି ଏବଂ ଟର୍ନ୍ ଅଫ୍ (ଇଫ୍) ସମୟରେ କ୍ଷତି ଗଣନା କରିବାକୁ ପଡିବ |MOSFET ସୁଇଚ୍ ର ସମୁଦାୟ ଶକ୍ତି ନିମ୍ନ ସମୀକରଣ ଦ୍ୱାରା ପ୍ରକାଶ କରାଯାଇପାରେ: Psw = (Eon + Eoff) × ସୁଇଚ୍ ଫ୍ରିକ୍ୱେନ୍ସି |କାର୍ଯ୍ୟଦକ୍ଷତା ପରିବର୍ତ୍ତନ ଉପରେ ଗେଟ୍ ଚାର୍ଜ (Qgd) ସର୍ବାଧିକ ପ୍ରଭାବ ପକାଇଥାଏ |କାର୍ଯ୍ୟଦକ୍ଷତା ସୁଇଚ୍ କରିବାର ଗୁରୁତ୍ୱ ଉପରେ ଆଧାର କରି, ଏହି ସୁଇଚ୍ ସମସ୍ୟାର ସମାଧାନ ପାଇଁ କ୍ରମାଗତ ଭାବରେ ନୂତନ ଟେକ୍ନୋଲୋଜି ବିକଶିତ ହେଉଛି |ଚିପ ଆକାର ବୃଦ୍ଧି ଗେଟ୍ ଚାର୍ଜ ବ increases ାଏ;ଏହା ଉପକରଣ ଆକାର ବୃଦ୍ଧି କରେ |ସୁଇଚ୍ କ୍ଷତି ହ୍ରାସ କରିବାକୁ, ଗେଟ୍ ଚାର୍ଜ ହ୍ରାସ କରିବାକୁ ଲକ୍ଷ୍ୟ ରଖି ଚ୍ୟାନେଲର ମୋଟା ତଳ ଅକ୍ସିଡେସନ୍ ଭଳି ନୂତନ ଟେକ୍ନୋଲୋଜି ଉତ୍ପନ୍ନ ହେଲା |ଉଦାହରଣ ସ୍ .ରୁପ, ନୂତନ ଟେକ୍ନୋଲୋଜି ସୁପରଫେଟ୍ ଚାଳନା କ୍ଷତିକୁ କମ୍ କରିପାରେ ଏବଂ RDS (ON) ଏବଂ ଗେଟ୍ ଚାର୍ଜ (Qg) ହ୍ରାସ କରି ସୁଇଚ୍ କାର୍ଯ୍ୟଦକ୍ଷତାକୁ ଉନ୍ନତ କରିପାରିବ |ଏହିପରି ଭାବରେ, MOSFET ଗୁଡିକ ସୁଇଚ୍ କରିବା ସମୟରେ ହାଇ ସ୍ପିଡ୍ ଭୋଲଟେଜ୍ ଟ୍ରାନଜିଜାଣ୍ଟ (dv / dt) ଏବଂ ସାମ୍ପ୍ରତିକ ଟ୍ରାନଜିଜାଣ୍ଟ (di / dt) ସହିତ ମୁକାବିଲା କରିପାରନ୍ତି, ଏବଂ ଉଚ୍ଚ ସୁଇଚ୍ ଫ୍ରିକ୍ୱେନ୍ସିରେ ମଧ୍ୟ ନିର୍ଭରଯୋଗ୍ୟ ଭାବରେ କାର୍ଯ୍ୟ କରିପାରନ୍ତି |
ପୋଷ୍ଟ ସମୟ: ଅକ୍ଟୋବର -23-2023 |
